La primera CPU Intel con caché vertical L4 «Adamantine» se deja ver con 500W de consumo
Vamos camino a los dos años desde que publicamos la primera información sobre lo que debería ser la respuesta a la caché vertical de AMD, y no, no estamos hablando de Nova Lake-S, que al parecer, sí que la tendrá disponible. Lo que se ha filtrado desde la NDB es una CPU de Intel con 500W, donde un leaker afirma que incluirá una SRAM vertical (¿L4 Adamantine?), además, en el Base Tile. ¿Es este el camino que seguirá Intel con sus CPU para gaming?
La información se cruza con lo que vimos en 2023 y que retomaremos para sintetizar un poco todo este embrollo, puesto que lo que se va a ver es algo nuevo en los azules y no tiene nada que ver con lo que hace AMD. Si la información es correcta, la L4 de Intel será otra pequeña revolución en el sector de los procesadores.
Intel usará SRAM en los Base Tile como caché vertical, y la primera CPU podría ser de servidor con 500W
La información que se ha visto en el NDB es la que tienes sobre este párrafo, la cual no dice realmente demasiado y son los datos anexos del leaker los que nos sitúan un poco más. Como vemos, el registro se produjo a finales del año pasado, lo cual es muy extraño, porque o bien se ha ocultado, o bien nadie lo detectó hasta ahora.
Se puede leer perfectamente MICROPROCESSOR INTEL CPU CWF-AP XDCC, lo que sugiere que es un modelo Client Workstation Family Advanced Platform. La otra opción es que sea Clearwater Forest, pero entonces, no se entiende la denominación AP (Advanced Performance), puesto que esta está reservada a los procesadores de alto rendimiento con P-Core, y esta arquitectura debería ser SP realmente.
Lo interesante aquí es la nomenclatura XDCC (que no XCC), que está dando vueltas entre bambalinas y puede significar varias cosas a raíz de lo que se comenta de la SRAM como Caché Tile encima del Base Tile:
- eXtended Distributed Coherent Cache
- eXtended Direct Coherent Cache
- eXtended Data Center Cache
La primera opción parece ser la más afinada según se está hablando "off the record", en teoría, para Diamond Rapids, puesto que Clearwater Forest como arquitectura no debería incluir esta L4 Adamantine debido al uso de PCB + sustrato + Base Tile x 3, y esto lo intuimos porque en la patente que vimos en su momento Intel explicaba brevemente para qué iba a ser incluida.
Nova Lake-S tendría esta caché vertical L4 Adamantine en el Base Tile
Como hemos visto ya bastantes veces, en referencia a la diapositiva superior que precede a este párrafo, Intel tendrá dos configuraciones de procesadores en escritorio y portátiles, pero ambos incluirán obviamente un Base Tile. Lo que dijo la patente de 2023 es que la CPU de escritorio tendría una L4 Adamantine que funcionaría a modo de Base Tile, por lo que a diferencia de AMD, esta SRAM haría de sustrato para el resto de Tiles.
Si esto es cierto, y no es solo para el CPU Tile, algo que la patente descartó, puesto que engloba todos los Tiles y parece accesible y transparente para ellos, hablaríamos de una L4 masiva en tamaño, físico y lógico, que Intel describió así:
Las arquitecturas SoC de cliente de próxima generación pueden introducir grandes cachés en el package, lo que permitirá usos novedosos. El tiempo de acceso a la L4 (por ejemplo, "Adamantine" o "ADM") de esta caché puede ser mucho menor que el tiempo de acceso a la DRAM, que se utiliza para mejorar las comunicaciones de la CPU del host y del controlador de seguridad.
Esto dejaría la L3 actual de AMD en poco menos que un juego de niños con sus 64 MB por Chiplet, ya que aquí parece ser de mucha mayor capacidad por simple área del silicio. ¿Se llevará un concepto así a servidores? No lo parece. En Diamonds Rapids quizás podamos ver dos L4 Adamantine que hagan el mismo trabajo que Intel dijo.
Y esto lo podemos intuir por la distribución de pines del socket LGA9324 ya que vimos en su momento y que podéis contemplar justo arriba en imagen. La impresión es que esa SRAM en el Base Tile podría ser por doble, una en cada lado del socket, gestionando la mitad de los recursos del IO Tile y CPU Tile.
Es pronto para saberlo, ya que no hay todavía imágenes reales y físicas de la CPU como para saber lo que Intel ha hecho, pero según parece, está todo muy avanzado y su implementación será totalmente distinta en PC y servidor.