AMD revolucionará los servidores con Zen 6 y la microarquitectura Venice al incorporar dos IOD por CPU

Si Intel va a poner el año que viene la respuesta a AMD en el mercado, lo que prepara el equipo rojo para asaltar el feudo de los azules no será poca cosa. Los de Lisa Su preparan una revolución en los servidores en base a una serie de microarquitecturas de CPU basadas en Zen 6 que promete disparar el rendimiento de sus EPYC. Y es que se acaba de filtrar que AMD Venice y Verona tendrán una sutil, pero importantísima diferencia: la primera usará 2 IOD en un mismo packaging.

Lo que piensa poner en el mercado AMD es realmente una apuesta por el alto rendimiento y el consumo, que podríamos pensar que tendrá también un alto precio. Y sería así de no ser por los cambios que vamos a ver, porque Venice y Verona son dos de los tres integrantes del cómputo global, al que se les sumará Murano. ¿Qué tienen de especial?

AMD Venice pondrá en liza a CPU con 2 IOD para servidores

Según se ha filtrado, de los tres integrantes de la gama para portátiles tenemos ya detalles concretos de dos de ellos, siendo la incógnita Murano como microarquitectura. Verona será muy parecido a Turin, una evolución natural de Zen 5 a Zen 6 que, al parecer, buscará el equilibrio entre rendimiento, consumo y coste.

Por tanto, Murano debería enfrentar la gama de entrada a servidores de alto rendimiento con opciones de CPU más enfocadas a este sector, y por descarte, Venice es la pieza más interesante del pastel. Lo que hoy sabemos es que los EPYC bajo Zen 6 y la microarquitectura Venice tendrán 2 IOD, como se vio hace unos meses y donde era algo teórico, lo que deja un escenario con varios puntos clave a tratar que son disruptivos y muy bien enfocados.

El primero de ellos tiene que ver con el ancho de banda y la cantidad de RAM disponible. El segundo con la escalabilidad, el tercero con la energía y las temperaturas y el cuarto con la tasa de fallos y el coste de fabricación para AMD.

Más canales, más ancho de banda, más capacidad de memoria

Y es que hablamos de dos chiplets, 2 IOD para Venice que AMD ha enfocado inteligentemente. Con 16 Channels en total frente a los 12 actuales de Turin lo que veremos será, hipotéticamente, un reparto de 8 canales por cada uno de los chiplets, y esto está relacionado directamente con el siguiente punto.

Escalabilidad gracias a la modularidad

Tener 2 IOD significa que la gestión de los mismos se repartirá de una manera simple: cada uno tendrá 4 CCD de los 8 que hay en total, con una sumatoria de hasta 256 núcleos en su versión Zen 6c. Esto tiene una ventaja clave: menor latencia intra-chiplet debido a las conexiones más directas y menos masivas debido a la simplificación y reparto del enrutamiento de las señales, lo que mejora el punto anterior con el ancho de banda interno.

Un reparto y gestión de la energía más eficiente, térmicas más controladas

Dado que esperamos hasta 600W en las CPU de gama más alta de Venice, que AMD haya incluido 2 IOD tendrá mucho que decir con el reparto de las cargas térmicas y sobre todo, de los Hot Spot. Con estos consumos la refrigeración liquida es un hecho que AMD conoce muy bien, y además, permite que se escoja un nodo litográfico personalizado para cada uno de ellos en el caso de no ser simétricos e idénticos.

Un menor coste por fabricar dos matrices en vez de una mayor

Es el último punto y quizás el más clave, porque al final los costes para las empresas determinan mucho de lo que tienen que escoger en el mercado. Con 2 IOD de menor tamaño AMD y TSMC se aseguran mayor rendimiento en las obleas y un menor impacto en los costes, o lo que es igual, reduce las pérdidas, lo que evidencia que la modularidad de la arquitectura va en favor de AMD.

No al nivel de Intel con los Tiles, que es una versión todavía más avanzada del concepto MCM, pero muy en sincronía. Los únicos puntos en contra que podemos encontrar aquí con el diseño de Venice y sus 2 IOD es que AMD tendrá que incluir más enlaces Infinity Fabric, y posiblemente un interposer más avanzado por parte de TSMC.

Si lo han hecho así es simplemente porque las ventajas superan a las contras, y al final, el balance entre rendimiento, costes y consumo sale favorable, sobre todo en el N2 de TSMC y el SF4 de Samsung para estos chiplets de interconexión. Dicho todo, parece que AMD vendrá muy fuerte con Venice y sus 2 IOD, ¿puede Diamonds Rapids y Clearwater Forest frenarles?