TSMC mejora su proceso litográfico N2 (2 nm) haciéndolo más eficiente: 35% de reducción de energía sin perder rendimiento ni densidad

TSMC ha revelado los avances de su nodo N2, del cual ya dio en el pasado los primeros datos clave. Este nuevo estándar promete mejoras revolucionarias en eficiencia energética, rendimiento y densidad, marcando un hito en la industria. Con transistores GAA y la tecnología N2 NanoFlex, su implementación será clave para IA, HPC y dispositivos móviles, con producción prevista para 2025. Las mejoras son más altas en este N2 de TSMC de lo previsto, sobre todo en consumo de energía, y casi nada en rendimiento, cero en densidad.

El nodo N2 se basa en transistores Nanosheet GAA, que mejoran el control del canal y equilibran rendimiento y eficiencia energética. La tecnología N2 con diseño NanoFlex permite diseños personalizados, desde celdas compactas y eficientes hasta configuraciones de alto rendimiento, y esto es una ventaja clave, sobre todo para la SRAM.

TSMC N2, mejores prestaciones que en sus primeros datos: consumo de energía, rendimiento y densidad

Lo que mostró TSMC en el IEEE es un claro paso adelante frente a lo previsto, y pondrá las cosas más difíciles si cabe a Intel. El proceso incorpora seis niveles de umbral de voltaje (6-Vt), refinamientos en la capacitancia efectiva (Ceff) y optimizaciones que aumentan hasta un 110% la velocidad de los transistores tipo P y un 70% los tipo N.

Según expuso TSMC, frente a FinFET, los GAA destacan en voltajes bajos (0,5-0,6 V), logrando un 20% más de frecuencia y reduciendo hasta un 75% el consumo en standby. Además, la densidad de SRAM alcanza un récord de 38 Mb/mm², mientras que mejoras en el voltaje mínimo operativo (Vmin) aseguran lecturas y escrituras estables a 0,4 V.

¿En qué se traduce todo esto? Pues en algo simple, ya que el TSMC N2 logrará una reducción de la energía de entre el 24% al 35%, con un aumento del rendimiento del 15% y una densidad mejorada también del 15%. Si tenemos en cuenta los datos de mediados de este año, vemos que el rendimiento se ha estabilizado en ese 15%, el consumo de energía ha mejorado entre un 10% y un 5% y la densidad se ha mantenido inalterada.

Innovaciones en interconexiones y apilamiento 3D

El N2 introduce cableados más eficientes, con un 20% menos de resistencia gracias al uso de tungsteno sin barreras y procesos simplificados con EUV. Estas mejoras aumentan la frecuencia de reloj en un 6,2% y reducen el consumo energético. Los capacitores MiM de alto rendimiento también optimizan frecuencias máximas al minimizar caídas de voltaje transitorio.

TSMC presenta además una opción de Cu RDL con pasivación plana y TSV, optimizada para apilamiento 3D de tipo Face to Face y Face to Back, con un paso de enlace SoIC de 4,5 μm. Esto facilita configuraciones avanzadas para IA, HPC y móviles, consolidando al N2 como un pilar tecnológico.

Además, sabiendo qué hizo TSMC con sus nodos anteriores FinFlex, es posible que esta nueva generación NanoFlex permita distintos tipos de celdas según lo que necesite el diseñador, lo que podría ser una ventaja clave de cara a Intel, al menos, sobre el papel y si se confirmase.

Esto es posible porque la primera capa de metal, la llamada M1, ahora se crea de una sola pasada con tecnología EUV, reduciendo la capacitancia de la celda estándar en casi un 10% según los taiwaneses. Esto tiene una doble ventaja clara: se ahorra el uso de más máscaras. Teniendo en cuenta lo bien que pinta este N2, y sabiendo que no tiene BSDPN de entrada hasta el 2026 que llegarán con el N2P y N2X, estará muy interesante ver qué puede hacer frente a Intel.