Intel desvela la densidad de la caché que introducirá en Intel 18A, mientras TSMC dará dos pasos atrás con N2
El ISSCC 2025 viene fuerte, y aunque lo que trae no parece demasiado en un principio, sí que lo es, y será definitorio, porque la guerra de Intel y TSMC, entre otros, se va a poner más caliente que nunca en el buen sentido de la expresión. ¿Por qué? Muy sencillo: presentan su nueva densidad para la SRAM, tanto para Intel 18A como para el TSMC N2, y los saltos son realmente increíbles y no para bien.
Llevamos muchos años estancados ahí, donde ninguno de los tres grandes ha dado pasos significativos, y es que no podían, necesitaban otras herramientas, las cuales han llegado en forma de transistores GAA y BSDPN. Gracias a estas dos mejoras cruciales, ambas compañías van a dar un paso adelante, sobre todo TSMC y contra todo pronóstico.
Lo que sabemos y dónde estamos con este problema de la densidad de la SRAM para los nodos litográficos de vanguardia
Antes de nada, miremos el diagrama superior, porque salvando que falta incluir algunos procesos litográficos derivados de los que ahí salen, como N3X o Intel 3, la densidad de las celdas de SRAM HD siguen siendo las mismas, no han variado. Como vemos con los taiwaneses, desde los 5 nm primigenios arrastran prácticamente la misma densidad en este apartado de la memoria, mejorando solo la lógica de sus procesos.
Intel ha dado pasos más grandes, pero es que estaban por detrás, y este es el punto más clave, porque la diapositiva cambiará radicalmente a partir del año que viene. Como vemos, N3E tiene 0,021 µm² como valor de referencia actual para TSMC. Haciendo los cálculos podemos obtener la equivalencia de 47,62 Mb/mm2 o 5,95 MB/mm2, y esto es muy importante, porque Intel ahora mismo está por detrás con 0,024 µm².
Siendo su nodo Intel 4 e Intel 3 menos denso, y sabiendo la densidad el primero, los cálculos para el segundo (no hay valor oficial por desgracia) asumiendo la mejora que se dijo en su momento que podía ascender entre el 10% al 15% nos daría 0,020 µm², por lo que ya estaría por delante de TSMC con 49,02 Mb/mm2 o 6,13 MB/mm2 (+15% de densidad en el mejor de los casos).
Intel 18A, una densidad superior en SRAM con GAA y BSDPN en un mismo proceso litográfico frente a TSMC con N2
Ya tenemos el contexto y los primeros datos, ya tenemos desde dónde partir en la actualidad, ahora veamos qué es lo que va a llegar, porque las presentaciones y horarios dentro del ISSCC 2025 nos dejan todos los datos clave que necesitamos para hacer los cálculos primigenios, y dentro de lo posible comparativos, entre Intel y TSMC. La diapositiva evidencia que primero presentará sus novedades TSMC y 25 minutos después lo hará Intel.
Revela, como bien se aprecia, que su N2 con Nanosheet, es decir, transistores GAA de primera generación y sin BSDPN, importante este punto, tendrán 38,1 Mb/mm2. Intel por su parte cambia la métrica con Intel 18A, nodo litográfico que como sabemos tendrá de entrada Power Via (BSDPN) y transistores RibbonFET (GAA) con una tamaño de celdas SRAM de 0,021 µm².
Esto quiere decir que si ponemos las métricas en el mismo contexto obtenemos, en teoría, lo siguiente:
- Intel 18A (¿4T?) -> SRAM a 0,021 µm² -> 47,62 Mb/mm2 -> 5,95 MB/mm2
- TSMC N2 (¿6T?) -> SRAM a 0,02625 µm² -> 38,1 Mb/mm2 -> 4,76 MB/mm2
En otras palabras, el N2 de TSMC va a tener las mismas métricas en SRAM que el ya maduro N7, sin optimizar, en bruto, eso sí, lo cual es un paso atrás muy claro para mejorar la densidad lógica, integrar los transistores GAA y poder optar a BSDPN en el N2P y N2X de 2026, al menos, con celdas 6T.
Los datos reflejan una ventaja muy grande para Intel, salvo que su diseño ya esté optimizado en estos valores
| Nodo 1 | Nodo 2 | Densidad (µm²/bit) Nodo 1 | Densidad (µm²/bit) Nodo 2 | Porcentaje de mejora 1 vs 2 (µm²/bit) | Densidad (Mb/mm²) Nodo 1 | Densidad (Mb/mm²) Nodo 2 | Porcentaje de mejora 1 vs 2 (Mb/mm²) | Densidad (MB/mm²) Nodo 1 | Densidad (MB/mm²) Nodo 2 | Porcentaje de mejora 1 vs 2 (MB/mm²) |
|---|---|---|---|---|---|---|---|---|---|---|
| Intel 4 | TSMC N3E | 0,0240 | 0,0210 | +12,50% | 41,66 | 47,61 | +14,29% | 5,20 | 5,95 | +14,29% |
| Intel 4 | Intel 3 | 0,0240 | 0,0204 | +15,00% | 41,66 | 49,01 | +17,65% | 5,20 | 6,12 | +17,65% |
| Intel 3 | Intel 18A | 0,0204 | 0,0210 | -2,94% | 49,01 | 47,61 | -2,86% | 6,12 | 5,95 | -2,86% |
| TSMC N3E | TSMC N2 | 0,0210 | 0,02625 | -25,00% | 47,61 | 38,09 | -20,00% | 5,95 | 4,76 | -20,00% |
| Intel 18A | TSMC N2 | 0,0210 | 0,02625 | -25,00% | 47,61 | 38,09 | -20,00% | 5,95 | 4,76 | -20,00% |
En resumen y como refleja la tabla y sin las optimizaciones pertinentes, la comparativa entre Intel 18A y TSMC N2 da como resultado que Intel ha reducido el tamaño de sus celdas de SRAM en nada menos que un impresionante 25% frente a TSMC, lo que luego en densidad le da una ventaja del 20%.
En otras palabras, Intel tiene una ventaja impresionante frente a TSMC con los nuevos nodos de vanguardia, y podrá implementar más caché en sus próximas CPU Panther Lake y Nova Lake que AMD en Zen 6 sin 3D V-Cache 2.0. Y esto se dará porque TSMC ha empeorado ostensiblemente su densidad, concretamente, en un 25%, al pasar del N3E al N2 (sin optimizar).
Intel tampoco ha podido mejorar, pero solo ha perdido un 2,94% (siempre teniendo en cuenta que he optado por el +15% en los cálculos, no por el +10%, porque en ese caso sí habrían mejorado), lo que refleja que han hecho mejor trabajo aquí. Será muy interesante ver qué pueden hacer con las arquitecturas, pero sin duda, dada las diferencias, Intel parte con una considerable ventaja aquí frente a AMD.
Hay que tener también en cuenta de que hablamos de celdas, en principio, 6T (transistores), porque con las celdas de alta densidad (HD) que es lo que muestra la primera gráfica comparativa estaríamos hablando de densidades más altas, posiblemente mezcla de 6T y 4T, o solo 4T. Con estas últimas tendríamos unos valores de µm²/bit mayores (número inferiores, ergo más densidad) en ambos casos, ya que son más compactas.
Pero por desgracia, ni TSMC ni Intel aportan datos concretos aquí (hay rumores de 0,0175 µm² en N2 para 4T optimizado) así que es difícil comparar realmente. Además, tampoco sabemos el overhead o el enrutamiento de las interconexiones, solo sabemos los valores en bruto para densidad de uno y el tamaño de celda del otro, así veremos qué nos tienen que decir en el ISSCC 2025 y cómo de buenos son los valores finales.