La memoria HBM5 usará Hybrid Bonding con apilamiento vertical 3D en 20hi

En el ámbito de la memoria DRAM, la atención está cada vez más enfocada en innovaciones avanzadas de packaging 3D, como la técnica de unión híbrida, también llamada Hybrid Bonding, de la cual hemos hablado algunas veces, pero nunca para memoria HBM. Esta tecnología está siendo evaluada por los principales fabricantes, léase SK Hynix, Samsung y Micron, para su posible integración en la generación de pila HBM4 16hi, mientras que ya se han confirmado planes para aplicarla en la futura generación HBM5 20hi.

Además, el cambio se dará en un periodo muy corto de tiempo, ¿van a despegar las GPU de IA como nunca antes se ha visto? Pues parece que sí, y bastante. Como ya vimos hace más de un año, el camino está pactado por Imec como principal empresa de desarrollo, y las compañías siguen el paso según pueden, algo que no será sencillo y menos en DRAM.

La memoria HBM4 y HBM5 llegarán con pilas 16hi y 20hi en pocos años

TrendForce-HBM4-16hi-y-HBM5-20hi-con-apilamiento-vertical-3D-e-Hybrid-Bonding

Como quizás no estés al tanto, actualmente el avance de la memoria HBM está disparado, no solamente para encontrar mayores velocidades, sino también mayores capacidades. A este respecto, cada hi, es decir, cada capa que se añada a la HBM, con la tecnología actual y el avance de la misma, significará varias cosas:

  • Mayor número de canales de conexión.
  • Capas más delgadas y por lo tanto menor distancia de transmisión entre ellas.
  • Menor consumo de energía para atravesar la información cada capa.
  • Más datos trabajados totales.
  • Más ancho de banda disponible para los nuevos IMC.

CMOS-2.0-3D-Interconnect-Tecnology-3D-SIP-3D-SIC-3D-SOC-y-3D-IC-hybrid-bonding

¿Cómo las van a conectar si cada vez las hacen más finas y con mayor densidad? Pues al parecer ya para HBM4 16hi y HBM5 20hi todo va a girar sobre el concepto de Hybrid Bonding (unión híbrida para simplificar el concepto en la memoria) frente a las microbumps. La unión híbrida ofrece importantes beneficios en comparación con el método tradicional de microbumps, permitiendo una mayor densidad de capas apiladas sin la necesidad de bumps.

Esto facilita el uso de chips de mayor grosor, mitigando problemas comunes de deformación en los apilamientos. Además, los chips que emplean unión híbrida disfrutan de una transmisión de datos más eficiente y una disipación de calor mejorada, aspectos cruciales para el rendimiento de memorias de alta densidad y velocidad.

Samsung, SK Hynix y Micron seguirán usando las mismas técnicas de fabricación con distintas mejoras

CMOS-2.0-W2W-Hybrid-bonding

Se sabe poco de esto por ahora, pero en cuanto a la generación de pilas actuales, las principales empresas de fabricación de HBM mantendrán las arquitecturas de apilamiento avanzadas MR-MUF y TC-NCF en las HBM3e 12hi y HBM4 12hi. Sin embargo, en la generación HBM4 16hi y HBM4e 16hi, aún no hay una inclinación clara entre la adopción de unión híbrida o microbumps, ya que la primera tecnología todavía no ofrece una ventaja contundente en este tipo de apilamientos.

La posible implementación de la unión híbrida en las pilas HBM4e y HBM5 está ligada al deseo de los fabricantes de dominar rápidamente esta tecnología de apilamiento para facilitar la producción masiva en el futuro. El uso de unión híbrida en la generación HBM5 20hi ya se ha confirmado, con la intención de resolver los desafíos relacionados con la altura de la pila, la densidad de las interconexiones y la gestión térmica, que son requisitos clave en esta próxima generación.

ASML-EXE5000-EUV-High-NA

Un aspecto relevante de la unión híbrida es el apilado oblea a oblea, conocida como wafer to wafer (W2W), que podría resultar ineficiente si los rendimientos iniciales de producción son bajos, elevando los costos y haciendo que la producción sea menos rentable. La adopción de esta tecnología también implicaría ajustes en el modelo de negocio de la industria de HBM, ya que, para un apilamiento de oblea a oblea, el chip base y el chip de memoria deben tener dimensiones idénticas.

Por ello, Samsung tendrá el primer escáner de ASML EXE:5000 EUV High-NA a principios de año, y comenzará la investigación para mediados del año que viene con el objetivo no solamente de la HBM4 16hi o HBM5 20hi, sino también para el futuro de sus chips lógicos.

¿Cuándo veremos las primeras muestras y rendimiento enfocadas a las GPU de IA? No antes de 2027, posiblemente para 2028, pero supondrán un salto gigante como el que tenemos ahora con la HBM3e de la HBM inicial o incluso superior si el Hybrid Bonding consigue mejores rendimientos.