ASML no se sorprende y confirma que China ha podido crear su primer chip a 3 nm
El CEO de ASML, Christophe Fouquet, uno de los más importantes a nivel mundial a la altura de Jensen Huang, Lisa Su o Pat Gelsinger, si no más, ha dejado unas declaraciones realmente contundentes sobre lo que está pasando en China tras anunciar el país de manera oficial su primer chip a 3 nm. Dado que este ha sido creado con escáneres de ASML, Fouquet da validez a dicho chip a 3 nm y en cambio, no se sorprende en absoluto.
Y de hecho es que no tiene que sorprenderse para nada y bajo ningún motivo, y si eres asiduo lector día a día en esta nuestra web sabrás más o menos el motivo. Tanto es así, que tampoco se descarta la producción en masa, pero...
ASML no se sorprende con el anuncio oficial de China y su primer chip a 3 nm
No tiene motivos, como decíamos arriba, porque sabe perfectamente hasta dónde pueden llegar sus escáneres. Recordemos que China, muy inteligentemente, se adelantó a las sanciones americanas y europeas comprando escáneres DUV a ASML por un valor de entre 3.400 millones a 3.500 millones en solo unos pocos meses, donde Xi Jinping ha dotado a la industria y empresas locales de su país con una cantidad de dinero ingente: 41.000 millones de dólares al cambio.
El objetivo ya sabemos cuál es: dominar la producción mundial de semiconductores maduros, y por ello, toda la industria del alto rendimiento se está moviendo hacia EUV High-NA para posteriormente centrarse en Hyper-NA en un tiempo de solamente 3 a 4 años, haciendo que los nodos por debajo de 14 nm sean maduros, y dejando a China en la estacada si no tiene para entonces tecnología propia EUV que no incumplan patentes occidentales.
Pero esto no responde a la pregunta, ¿por qué no se sorprende Fouquet? Pues porque dos de los modelos de escáneres vendidos a China pueden llegar hasta los 5 nm e incluso hasta los 3 nm, en concreto, los TwinScan NXT:1980Di y TwinScan NXT:1950Di.
Un problema de productividad por el Double-Patterning (SADP) y Multi-Patterning (SAQP)
Fouquet comentó que China podría conseguir ese chip a 3 nm con Multi Patterning y dijo algo más:
Si bien China podría lograr producir algunos chips de 5 nm o 3 nm, solo lo haría en una escala limitada utilizando tecnología más antigua.
Es decir, mediante SAQP (Self-Aligned Quad Patterning), China puede fabricar una pequeña tirada de procesadores a 3 nm, a un costo gigante, y no sin problemas. ¿Por qué? Porque la tasa de éxito por oblea es bajísima, lo que dispara dicho coste. Para comprenderlo, ofreceremos una explicación rápida del proceso que usan escáneres como el TwinScan NXT:1980Di, que es de los mejores, si no el mejor, para DUV y SAQP.
El diseño del chip tiene que ser dividido en múltiples máscaras, lo que ya supone un coste muy alto extra por cada una, donde cada una definirá el grabado. China tiene que exponer la primera máscara sobre el sustrato con fotoresistente y repetir el proceso por cuatro veces para un mismo chip en cada oblea.
Cada exposición a la máscara revelará el fotoresistente, que al retirarse, mostrará el patrón de grabado en el chip, pero si se necesita que el grabado sea selectivo por el motivo de diseño que sea, hay que volver a exponer la máscara a la oblea y chip por chip volver a grabar, aumentando el coste y complicando más el grabado.
Tras esto, se tienen que alinear las máscaras de forma perfecta, donde al haber cuatro todo es muy complejo, porque la superposición es al nanómetro, nunca mejor dicho, además China tiene que usar un sistema de compensación de distorsiones que, si no lo compró a ASML o Applied Materials, tiene que ser propio. Si el grabado es adecuado, bueno, o perfecto, lo cual es casi imposible, se pasa al control de defectos de la oblea y se revisa el porcentaje de chips válidos y se descartan los defectuosos.
Los problemas anexos al proceso
Esto no acaba aquí, porque lo único que hemos hecho es simplificarlo todo. Entre medias hay que tener en cuenta la degradación del silicio de la oblea ante cada paso de grabación, que pueden ser 4 como las máscaras, o más si se necesita ser preciso. Esto depende de la complejidad del diseño de la empresa que lo encargue, y como hablamos de chips que intentan escalar en rendimiento, seguro que los patrones no son simples, ni cuádruples como tal, sino que requerirán que cada patrón se grabe más de una vez.
Cada máscara de por sí (carísimas de hacer) y cada ciclo de exposición implican primero dinero invertido, y tiempo de grabación mayor, lo que deja el Wafers per Hour (obleas por hora) a niveles de inversión por las nubes, puesto que se tarda muchísimo más en grabar cada chip, y por tanto, cada oblea al completo.
Obviamos los costes por chips defectuosos porque ya lo hemos mencionado, pero los fotoresistentes... Para un SAQP se requieren del mejor nivel, puesto que el silicio y las máscaras van a sufrir de lo lindo, y la resolución no puede empeorar o habrá que tirar gran parte de los chips. Como vemos, explicado básicamente, China puede crear chips a 3 nm, ASML es consciente, pero a un coste de dinero y tiempo enorme, logrando una cantidad de chips en dicho proceso litográfico ínfimo, que solo le otorgará la medalla imaginaria de hacer algo que ya podían hacer Intel o TSMC, sin olvidar a Samsung.
Por ello, el salto a EUV fue tan importante, y precisamente por esto China va contrarreloj para diseñar su tecnología, ya que ASML no se la va a vender. Ahí está la ventaja de occidente, ahí radica la carrera por los transistores, porque China llegará... Pero quizás nosotros estemos ya en Hyper-NA grabando chips con unas longitudes de onda ridículamente cortas, lo que nos permitirá llegar a los chips subatómicos en Angstrom, como ya tienen planeado Intel, TSMC y Samsung.