Samsung y SK Hynix crearán memoria LPDDR apilable para Intel y Apple, ¡menor consumo y más capacidad en los procesadores de portátiles con IA!
No hay duda de que Apple abrió el camino con lo que hoy conocemos como Memory on Package, o con su acrónimo MoP. Sus CPU de la serie M integran memoria en el mismo Interposer que el SoC, lo que deja un sistema completo de procesador, gráfica, PHY I/O y memoria en un único "chips". Esto se está haciendo actualmente con memoria LPDDR, pero lógicamente la capacidad de los módulos y el número de ellos es un factor limitante. Por suerte, Samsung y SK Hynix tienen la solución: Low Power DRAM Stack, o dicho de otro modo, apilamiento vertical de memoria LPDDR.
Es la moda, es la tendencia y Apple e Intel están en ella desde ahora hasta que se encuentre una manera más barata y eficiente de lograr incluir memoria aquí. Aunque Foveros 3D es el paso clave como tecnología de packaging 3D, Intel no es el proveedor de la memoria y podría darse el caso de que ambos fabricantes de LPDDR pudieran incluir sus diseños de menor tamaño en el mismo SoC. El problema es a qué precio, pero sin duda el futuro es ilusionante.
Samsung y SK Hynix trabajan en Low Power DRAM Stack para LPDDR5 y LPDDR6
El sector de la memoria está cambiando completamente. La memoria DIMM tradicional dará paso en pocos meses a CAMM y posteriormente a CAMM2 en la siguiente generación para 2026. Y en portátiles, dado el ultrabajo consumo que Intel ha mostrado hace un rato con Lunar Lake, está claro que Apple y los azules seguirán por ahí hasta lo comentado con Foveros 3D, al menos en el caso de Intel.
Pero, ¿cómo van a crear Samsung y SK Hynix esta nueva Low Power DRAM Stack? Pues en base a dos tecnologías existentes que vamos a explicar brevemente y que se denominan como VCS y VFO.
Samsung VCS, la tecnología que permitirá el apilamiento vertical de memoria
VCS es el acrónimo de Vertical Chip Stacking y es el principal indicador de que los coreanos quieren implementar su tecnología de comunicación vertical en un producto. Por decirlo de algún modo, es la base que sienta la tecnología de comunicación y flujo de información entre los distintos niveles jerárquicos que se dan en las estructuras verticales.
La compañía no ha dado muchos datos sobre VCS, pero sí que sabemos que mejora tres aspectos clave que son necesarios en este tipo de memoria Low Power DRAM Stack:
- Eficiencia mejorada
- Reducción de errores de memoria
- Agilidad en los diseños
Teniendo en cuenta que la LPDDR se hará por medio de TSV como hace la HBM, lo que podemos esperar es mayor densidad en cuanto a GB por chip, menor consumo de energía y un mejor rendimiento en cuanto a eficiencia entre los julios/MHz.
SK Hynix VFO, la tecnología que permitirá usar SiP o PoP en LPDDR
En realidad VFO no fue creada como tecnología para el fin que se le va a otorgar, otro más a los muchos que tiene. VFO es el acrónimo de Variable Frequency Oscillator, y como su propio nombre indica su función es ajustar dinámicamente la frecuencia de la memoria para reducir su consumo cuando sea necesario y posible.
La ventaja que tiene SK Hynix es que esta tecnología va a ser usada en la comunicación entra las capas apiladas de LPDDR para optimizar la transferencia de datos. Esto se hará así para optimizar las frecuencias de cada stack vertical, manteniendo la estabilidad y el rendimiento esperado de la memoria ajustando la frecuencia de cada pila para reducir el consumo y evitar un posible sobrecalentamiento de las capas más superiores.
En definitiva, no es la tecnología de apilamiento vertical que usará SK Hynix, porque para ello están SiP y PoP como tal, pero será VFO la que logre la gestión necesaria a través de los Stack, y eso es algo nuevo en SK Hynix tratándose de LPDDR.
Para terminar, da la impresión de que el mercado va hacia este concepto MoP, donde falta AMD y posiblemente NVIDIA con Mediatek para tener la fiesta completa dentro del sector de los Ultrabooks.