Las CPU Intel Clearwater Forest podrían ser fabricadas por TSMC en N3E: ¿CPU Tiles o I/O Tiles?

Antes de comenzar, vamos a coger mucha sal en el proceso, porque la información está llegando desde varios puntos y al mismo tiempo, tenemos datos oficiales de Intel de entre dos meses y un mes respectivamente. Pero dados los cambios en los azules parece que ahora todo es posible y recortar cualquier céntimo es clave, así que por ello, se está diciendo en varios puntos de Internet que las CPU Intel Clearwater Forest podrían llegar total o parcialmente fabricadas por TSMC en su nodo N3E.

Hay que desglosar un poco el rumor, pero podría tener bastante sentido en este momento tras todos los cambios que hemos ido viendo y los rumores adyacentes sobre el hecho de que la opción de vender IFS está encima de la mesa, aunque sea de manera indirecta. Luego la realidad podría ser otra, eso lo sabemos, pero de momento solo vemos cancelaciones, retrasos y recogidas de cable con apenas meses de diferencia, así que, como todo es posible, ¿va a externalizar más aún Intel su producción?

Intel Clearwater Forest podría llegar en TSMC N3E total o parcialmente

Diapositivas de julio de este año, incluso de hace solamente un mes, en agosto, donde todo parecía ir bien, hasta que los números económicos mostraron la realidad, y los inversores salieron corriendo antes de perder más dinero. Parece que Intel está muy agresiva con eso de los cambios y movimientos, por lo que el rumor se está extendiendo desde varios puntos de China y EE.UU. al resto del planeta.

Lo que se dice es que Intel Clearwater Forest y sus CPU de servidor, que iban a llegar en Intel 18A, el nodo al que Intel aspira a gran volumen para dominar el mercado, podría terminar en la nada dejando paso al N3E de TSMC. Dicho de otra forma, se cancelaría total o parcialmente la producción de Intel 18A y llegaría en N3E desde Taiwán.

Comentado el rumor, vamos a ver las matizaciones, porque se habla del CPU Tile, y esto es delicado, porque no es cualquiera de los I/O Tiles o los I/O Chiplets para las 12 matrices. Hay que tener en cuenta la composición arquitectónica de estas CPU en su configuración máxima para comprender el resto:

• Hasta 12 CPU Tiles
• 3D Stacking con Foveros 3D y EMIB 3.5D
• 3 I/O Chiplets que tendrán encima hasta 4 de los 12 CPU Tiles cada uno
• 2 I/O chiplets en Intel 7
• Base Tile en Intel 3
• 300 mil millones de transistores
• Transistores RibbonFET + PowerVia
• Uso de PDK 1.0, EDA e IP externas compartidas entre fabricantes (estandarización para IFS)

Todo esto está muy bien, pero ¿qué tiene que ver con el hecho de que Clearwater Forest pueda ser finalmente creado por TSMC?

La credibilidad vs la economía de Intel

Pues tiene que ver porque el rumor es específico. Es decir, no habla de cualquier parte en concreto, habla de Intel 18A en CPU Tile movido a N3E de TSMC. No está hablando de los I/O Chiplets que iban a llegar en Intel 3, o de los I/O Tiles que se desveló que iban a ser creados en Intel 7, sino de los CPU Tiles, que es la piedra angular de la arquitectura al tener 12 Tiles en total para albergar los 288 Cores a rango de 24 por matriz.

Es decir, se está poniendo encima de la mesa que la piedra angular de 2025 junto con Panther Lake podría irse definitivamente a TSMC, y esto enlaza con las filtraciones anteriores donde vimos que Intel podría llevarse TODA su producción desde los 3 nm hacia abajo (Intel 18A por supuesto) hacia los de Taiwán para sus procesadores.

Por tanto, son varios rumores que apuntan a una dirección clara: Intel 18A podría quedar como el nodo de vanguardia más rápido e importante de los azules, ¡pero no sería usado finalmente en ninguno de sus procesadores! Está claro que TSMC fabrica más barato, puede ser que Intel quiera competir con AMD con sus mismas armas, puede que la estrategia pase a ser tan simple como hacer de una fundición externa para sus clientes y no usar sus nodos para sus propios procesadores en espera de terminar las FAB.

Esto tiene sentido si quieren ahorrar dinero y ganar terreno con IFS arrebatándole clientes a TSMC de una manera curiosa: ser sus clientes de forma masiva. Es otra manera indirecta de reservar capacidad de producción de manera que limite las opciones de AMD en servidores con EPYC Turin y posteriores. Si esto fuese así, el movimiento sería inteligente, rompe con todas las diapositivas anteriores, pero es que Intel no está para fallar precisamente. Parece una guerra por mantener la credibilidad o volver a los números verdes en lo económico.

El cambio de la estrategia IDM 2.0 e IFS con los PDK está dando sus frutos, aunque no como se esperaba

Y por si alguien se está preguntando cómo van a mover la arquitectura de un nodo a otro en tan poco tiempo, lo hemos comentado arriba: PDK 1.0 con herramientas EDA e IP actualizadas con los principales actores de la industria, de manera que el diseño de cada chip se simplifica al máximo para ser portado de un nodo a otro que nada tiene que ver.

Es algo que ya adelantamos iba a suponer un cambio drástico que abre las puertas a todos los diseñadores de chips con IFS, pero también funciona a la inversa, y Arrow Lake es el primer ejemplo al cambiar en tiempo récord de Intel 20A (cancelado) al N3B de los de Taiwán.

Sea cierto el rumor o no, como hemos dicho, ya son muchos y muy diferentes los que apuntan hacia el mismo objetivo: dejar al IFS como una fundición para empresas externas y mover los diseños y arquitecturas de CPU de Intel a TSMC, ahorrando dinero en ello y reservando capacidad de producción frente a sus rivales. ¿Qué hay de verdad y de mentira? No lo sabemos, pero hasta hace 2 semanas Arrow Lake-S llegaba en Intel 20A, ahora eso se ha esfumado por cambios de última hora, así que nada es imposible al parecer para los azules.

Las dudas sobre los chiplets y las TSV con Foveros 3D de Clearwater Forest y TSMC N3E

Otra de las dudas es que, aunque los PDK sean totalmente compatibles y los cambios sean mínimos, las densidades de ambos nodos son distintas, lo que dará como origen a matrices de tamaños finales en área diferentes, que además, tienen que ir conectadas con TSV a los chiplets fabricados con Intel 3. No es llegar, cambiar los patrones, adaptarlos a las EDA de TSMC y sus IP y nada más, hablamos de interconexiones 3D con matrices de alta densidad.

Con Arrow Lake se ha logrado porque el sistema es más básico, hay menos núcleos a incluir, menos I/O, menos uso de Foveros 3D, y en definitiva, el diseño aparte de menos modular como tal, es más sencillo, pero sabiendo que N3E es menos denso que Intel 18A y no incluye BSDPN, surgen dudas al respecto sobre el control y administración de la energía por matriz y chiplet, así como las interconexiones.

Lo único que apoyaría esta idea pese a las dificultades es que se habría tomado ahora, cuando hay meses por delante para el debut en 2025, así que puede ser una decisión de la junta directiva o una iniciativa interna de Pat Gelsinger que se habría aprobado y es por ahora papel. Sea como fuere, seguro que recibimos más datos sobre esto en breve y podremos discernir qué hay de verdad y qué hay de mentira en ello, pero sin duda es muy interesante.