Intel muestra la latencia de sus CPU Lunar Lake entre sus P-Core y LPE Cores, ¡es menos de la mitad que la de AMD con Zen 5!

La polémica no ha hecho más que empezar, y si bien es cierto que lo último de Intel, que presentará y lanzará oficialmente la semana que viene, no compite contra los Ryzen 9000, y tampoco contra Strix Point, sí que ha dejado en evidencia a AMD. Y es que con motivo de Hot Chips 2024 los azules han mostrado todos los detalles de la arquitectura, donde la gran mayoría ya los hemos visto puntualmente, pero queremos destacar algo en concreto: la temida latencia entre Tiles. Pues bien, Intel ha conseguido reducir la latencia en Lunar Lake hasta tal punto de que es menos de la mitad de lo que tienen actualmente los Ryzen 9000.

La presentación dio para mucho. Desde cómo está construida la arquitectura a base de Tiles, las novedades del MoP, el llamado Filler Tile, un aumento del IPC del +14%, la limitación a 32 GB de RAM por costes, y sobre todo, la estructura del Compute Tile, el cual enfrentará rendimiento con el Platform Controller Tile. Esto será así porque el primero integra los nuevos P-Core y E-Cores, donde estos hacen la función de los LPE Cores dentro de su Tile denominada Low Power Island, dejando así abierta la puerta a una latencia que podría empañar el rendimiento general.

Lunar Lake y el Compute Tile monolítico con Memory Side Cache

No nos vamos a detener aquí porque ya tratamos el tema, pero hay que recordarlo brevemente porque para hablar de latencia hay que entender esta novedad. En primer lugar, el Compute Tile ahora integra más unidades, siendo este monolítico al más puro estilo Intel en los Core 14 y predecesores, solo que ahora algunos elementos secundarios se agolpan en el llamado Platform Controller Tile, lo que antiguamente era el SoC Tile en Meteor Lake.

Para rematar los Tiles tenemos el Dummy famoso, que solo está ahí para completar el área del rectángulo que supone la suma de los tres a modo de Dark Silicon.

Demos un paso adelante y adentrémonos en el Compute Tile, ya que este ahora incorpora un clúster de 4 E-Cores que colindan con el NOC dentro de la llamada Low-Power Island, el cual permite una mejora en la caché y optimiza la latencia. ¿Por qué? Porque este NOC divide a los P-Core y E-Core físicamente, y al mismo tiempo conecta con el llamado Memory Side Cache de 8 MB.

Hay que matizar algo importante, Intel distingue ahora de silicio y Tiles. Es decir, el silicio denominado como Compute Tile realmente está dividido en varias Tile. Por ejemplo, los P-Core son un Tile, los E-Core son otro, la NPU tiene el suyo propio y por supuesto la GPU es otro independiente dentro del mismo silicio.

Esto es fundamental para lo que viene, puesto que Intel ha confirmado que reduce el acceso a la DRAM, lo que mejora la latencia, aumenta el ancho de banda y reduce la energía consumida.

El concepto se entiende como una especie de caché vertical, pero no siendo vertical, sino estando conectada al NOC que hace la función de las TSV en los Ryzen X3D. Resumiendo, es una caché extra, pequeña, conectada a un NOC que a su vez interconecta a los dos tipos de núcleos y que no es en formato vertical, sino horizontal, pero que tiene el mismo efecto.

Sabiendo esto y dejando a un lado las mejoras de rendimiento de los dos nuevos tipos de núcleos, la eficiencia y otros aspectos clave, vamos a ver el impacto de la latencia en Lunar Lake, que es lo relevante realmente para entender los problemas de AMD, lo cual es muy curioso.

Intel mejora mucho la latencia en Lunar Lake frente a Meteor Lake y deja a AMD en mala posición

Entendiendo los dos conceptos de arquitectura entre Lunar Lake y Zen 5, al fin y al cabo, ambos tienen que acceder a otro silicio en momentos clave, aunque estos momentos sean totalmente contrapuestos porque Lunar Lake busca la máxima eficiencia y Zen 5 busca el máximo rendimiento.

El tiempo de acceso, la latencia, no tiene en cuenta el uso como tal y solo mide el tiempo en el que según el tamaño de la carga en caché salta de la L1 a la L2, y de la L2 a la L3 según el tipo de núcleo y sus características. Teniendo esto en cuenta, Intel ha mostrado la latencia entre los P-Core y LPE Cores de Lunar Lake frente a Meteor Lake. Solamente decir que para acceder a los LPE Cores en ambas arquitecturas hay que saltar de Tile, como AMD salta de CCD, la diferencia es que Intel en este caso incluye estos Tile dentro de un mismo silicio, dándole una vuelta al concepto.

Lo que vemos es que la latencia media de Lunar Lake entre Tile (clúster para Intel en la diapositiva) es de una media de 55 ns. Teniendo en cuenta que AMD actualmente en Zen 5 obtiene sobre los 120 ns y 130 ns de media, los azules consiguen menos de la mitad de latencia al saltar entre silicios, y hasta 3 veces menos frente a Meteor Lake.

Siendo las arquitecturas más punteras de ambas empresas y teniendo que acceder a distintos silicios para distintas tareas, Intel parece haber logrado un mucho mejor trabajo aquí, aunque bien es cierto que AMD ya trabaja en una solución mediante microcódigo AGESA para solucionar el entuerto. Faltará ver y confirmar que la latencia se ha reducido y ver cuánto afecta realmente al rendimiento de los Ryzen 9000, pero por lo pronto, Intel se apunta un tanto a favor en un entorno donde hace solamente un año tenía serios problemas, los cuales curiosamente ahora tiene AMD.