Apple usó en su nuevo M4 dos tipos de bibliotecas para maximizar el rendimiento de los 3 nm de TSMC
Apple tuvo con el M3 una especie de amor/odio, y no porque el SoC fuera malo como tal, sino porque el nodo más avanzado de TSMC, el N3B, que sustituía al N3 original, no era realmente bueno en cuanto a eficiencia. Por ello, Apple quiso saltar todo lo rápido que pudiese al M4, mucho más optimizado para sus objetivos de rendimiento y eficiencia, pero ahora sabemos algo más: Apple usó dos bibliotecas de TSMC en este M4.
Con un iPad Pro de 11 pulgadas en la mano los compañeros de Techinsights se pusieron manos a la obra para descubrir qué escondía el nuevo SoC de Apple de alto rendimiento. Lo que descubrieron es una optimización mucho más alta de lo esperado, producto de que Apple tenía que sacar hasta la última gota de rendimiento para intentar distanciarse del M3 al que sustituía.
Apple M4, dos bibliotecas distintas por parte de TSMC, ¿el N3E llevado al extremo?
Dado que Apple ha querido quitarse de encima el N3B lo antes posible, y que el N3E lo hemos comentado muchas veces, haremos un breve resumen de las especificaciones de TSMC. Los taiwaneses fundamentan sus datos comparando el N3E frente al N5 en PPA, es decir, Power/Performance/Area.
Tenemos un 18% más de velocidad a misma energía, un 32% de reducción del consumo a misma velocidad, una mejora del 60% de la densidad lógica y un 30% en la densidad del área del chip. Visto esto, la disección del chip bajo el microscopio revela algo bastante interesante, puesto que se ve cómo el Apple M4 usa dos bibliotecas en lo que ya se ha catalogado como bibliotecas híbridas.
En concreto, se dice que la biblioteca de celdas estándar de alto rendimiento de TSMC ha sido usada para los núcleos "CPU 1". Esto garantiza los objetivos óptimos de potencia, rendimiento y coste para Apple. Estos 4 núcleos CPU 1 son los catalogados como P-Cores, son de mayor densidad y tamaño, y por ello, necesitan de la mayor densidad de área disponible.
En cambio, los CPU 2 son los E-Core, los cuales comparten biblioteca con la GPU.
De bibliotecas de alta densidad (HD) hacia HP, y viceversa
Normalmente los SoC de Apple se han basado siempre en bibliotecas HD de tamaño medio, que son las óptimas para lograr la mejor densidad, pero TSMC no se basa en ellas para sus cálculos. Pero en cambio, las bibliotecas HP eran descartadas. Aquí hemos visto que los P-Cores ahora integran HP en vez de HD, y estas últimas se han dejado para la GPU y la CPU 2, es decir, gráfica y E-Cores.
Los motivos para hacer esto, que es algo realmente caro de implementar en un chip, son por temas de diseño, arquitectura y rendimiento. La optimización se ha hecho según las demandas de cómputo que ha calculado Apple dentro de su arquitectura unificada basada en Arm y de las posibilidades que les brindaba el N3E.
Es la primera vez en la historia que Apple tiene que recurrir en uno de sus SoC a bibliotecas HP y HD en un mismo chip, lo que revela lo al límite que han tenido que ir para que este M4 pueda distanciarse del M3, ya que como vimos, las mejoras en IPC desde el primer SoC lanzado han sido mínimas. Por ello Apple paga un buen dinero por lo mejor de TSMC, solo que ahora está enhebrando el hilo más fino el la aguja más pequeña, un diseño llevado al límite que lo hace muy interesante de analizar.