JEDEC aumenta la velocidad de su estándar para memoria DDR5 a 8.800 MHz y añade mejoras de seguridad contra vulnerabilidades

Aunque los overclocks para batir récords muestran el límite de la tecnología actual, sobre todo en RAM, la realidad es que cada poco tiempo van cayendo, y con ellos el listón aumenta para el común de los mortales, puesto que tanto fabricantes como consorcios tienen que seguir empujando hacia nuevos horizontes. Hoy tenemos uno de estos ejemplos, ya que el JEDEC ha anunciado oficialmente su JESD79-5C, el cual establece un nuevo estándar de memoria DDR5 8.800 MHz, también conocido como DDR5-8800.

Y como reza el titular, no viene solo, ni mucho menos. Hay ciertas medidas de seguridad que se van a aplicar a raíz de algunas vulnerabilidades que hemos visto, lo cual impactará algo en el rendimiento, pero lo importante es que nuestra memoria y controlador de RAM sea seguro. ¿Qué novedades trae este JESD79-5C?

Los 8800 MHz son ya un estándar en DDR5 por el JEDEC que tanto fabricantes de memoria como de CPU tendrán en breve

Y es que es importante saber que para que esto sea un estándar debe haber unanimidad por todas las partes, o lo que es igual, fabricantes de CPU y de memoria han dado el visto bueno a avanzar hacia esta memoria como "la nueva normalidad". Por lo tanto, este JESD79-5C como estándar fijará DDR5-8800 como el paso mínimo a soportar para todos, lo cual es una buena noticia por varios motivos.

El primero es el incremento obvio de frecuencia, que vendrá acompañado lógicamente por unas latencias, y como sabemos, se define el CAS como timing principal, siendo 62 en este caso. Esto nos deja una latencia absoluta de 14,09 ns, que es solamente 0,09 nm peor que DDR5-6000 CAS 42, pero aporta un ancho de banda muy superior (48 GB/s vs 70,4 GB/s).

Esto representa un 46,67% más, lo que implicará otro salto de rendimiento en los procesadores simplemente por este hecho, puesto que como la latencia es prácticamente igual, el ancho de banda será clave para mover más datos en menos tiempo.

Hasta 5 nuevas implementaciones y una que no se nombra

Hay 5 puntos clave según el JEDEC a tratar con este estándar JESD79-5C, donde ya se incluye lo explicado arriba, pero vamos a nombrar para introducir a PRAC:

• Ampliación de la definición de parámetros de temporización de 6.800 Mbps a 8.800 Mbps.
• La inclusión de DRAM Core Timings en Tx/Rx AC se extendió hasta 8.800 Mbps, en comparación con la versión anterior que admitía solo hasta 6.400 y piezas parciales de hasta 7.200 DRAM Core Timing.
• Introducción de la sincronización del reloj de salida (Self-Refresh Exit Clock Sync) con actualización automática para la optimización del entrenamiento de E/S.
• Incorporación de timings DDP (Dual-Die Package).
• Desuso de PASR (Partial Array Self Refresh) para abordar problemas de seguridad.

La clave está en PASR, ya que el estándar la desprecia y elimina para dar cabida a PRAC. PASR se usó para mejorar la eficiencia de los módulos, normalmente para portátiles, donde la actualización de las celdas podía ser variable, pero como vimos hace semanas, algunas vulnerabilidades de tipo HAMMER estaban haciendo su agosto gracias a técnicas como esta.

Implementación de Per-Row Activation Counting (PRAC)

Para abordarlo, JEDEC parece haber sustituido PASR por PRAC (Per-Row Activation Counting), la cual permite al módulo llevar un conteo de la frecuencia de activación de la fila. Esto permite que si el controlador de memoria de la CPU detecta que las filas, o fila en singular, se activan excesivamente, pueda permitir que esta se estabilice gracias a una nueva actualización de los datos que contiene.

Esto evita las vulnerabilidades de tipo HAMMER; como la que enfrentó hace poco AMD, pero a costa de una leve pérdida de rendimiento, puesto que se está forzando a una o más filas a actualizarse, cuando antes no ocurría. Y hasta aquí el JESD79-5C con DDR5-8800, el cual veremos seguramente en breve para las siguientes arquitecturas, en Granite Rapids con Intel 3 y posiblemente en 2025 para escritorio.