Intel explica cómo conseguirá que la tecnología EUV High-NA para chips con Intel 14A sea rentable frente a TSMC

Esta mañana hablábamos sobre el hecho de que Intel está calibrando el primer escáner EXE:5000, lo que supone años de ventaja en I+D frente a sus principales rivales. Sin embargo, estos, sobre todo TSMC, se muestran entre poco y nada preocupados, argumentando que lo que hacen los azules es un proceso demasiado costoso y con poco volumen. Pues bien, Intel acaba de explicar cómo hará que la tecnología EUV High-NA sea rentable económicamente y factible en producción: con DSA.

Wei, director ejecutivo de TSMC, tras saber lo que está haciendo Intel con el primer escáner de última generación de ASML se mostraba confiado con la estrategia realizada, afirmando que la madurez tecnológica y el volumen de producción es lo más importante para sus clientes. Analizaron EUV High-NA y no les salían las cuentas, pero entonces, ¿cómo sí le salen a Intel?

El tener el primer escáner EUV High-NA les otorga una ventaja clave temporal

ASML-TWINSCAN-EXE-5000-tamaño-persona

Si al mayor fabricante de chips del mundo, siendo pionero en la implementación de la tecnología actual EUV, no le salen las cuentas, ver a Intel ir con todo a por EUV High-NA suena extraño. Hoy sabemos los motivos: DSA o Directed-Self Assembly.

Hace tiempo hablamos del Critical Dimension (CD) y cómo es crucial para todo lo que tiene que ver con EUV High-NA. Para refrescar rápidamente la memoria solo diremos que Critical Dimension es la medida crítica de los detalles más pequeños que se pueden imprimir en un sustrato utilizando, en este caso, EUV o EUV High-NA, según el escáner de turno a usar.

Por tanto, es una medida crucial para la calidad y la precisión, porque cuanto menor sea el CD, más pequeños y densos pueden ser los transistores y unidades anexas, lo que permite una mayor capacidad de procesamiento en un espacio más reducido. ¿Cuál es el problema entonces? Que para conseguir un CD más bajo se necesita una cantidad de energía cada vez mayor, y como la energía es cada vez más grande, para no cometer fallos en la oblea, el escáner debe grabar más lentamente cada chip, por lo que se pierde rendimiento en cuanto a Wafer/hora.

¿Qué tiene que ver CD y DSA? ¿Dónde se unen estos dos conceptos? Pues que DSA es la solución a un menor CD, y con ello, se hace posible y factible EUV High-NA en volumen de producción.

DSA o Directed-Self Assembly, el autoensamblaje dirigido para ordenar las moléculas en la oblea

Direct-EUV-vs-EUV-SALELE-vs-DSA-SALELE

El concepto, que no tanto la traducción literal del mismo, es autoensamblaje dirigido, y aunque coge la misma definición, no explica al completo de lo que se trata. Como un CD menor requiere de una energía mayor, el problema que tiene Intel y ASML con estos EXE:5000 es que las moléculas no se ordenan naturalmente cuando en la oblea se le incide tal cantidad de energía.

Digamos que cuando vamos a grabar el chip, el láser ultravioleta es tan violento que desordena las moléculas del sustrato y las capas. Por tanto, aunque consigues grabar la arquitectura en el chip mediante la máscara, las partículas están tan desorganizadas que tienes una increíble cantidad de fugas de energía, no llegas a la frecuencia que quieres, el voltaje del chip es más alto y el consumo se dispara.

DSA-con-PS-y-PMMA-para-BCP

Entonces, tienes el escáner, tienes la capacidad de grabado, pero el resultado no es óptimo, y de hecho, está lejos de serlo, de ahí el I+D que luego se necesita tras instalar lo último de ASML, no es llegar, enchufar, calibrar y no parar de sacar obleas con tu arquitectura, hay pasos intermedios muy complejos que resolver, y ahí entra DSA.

DSA es una técnica que busca ordenar los componentes químicos de la oblea para crear una estructura útil y optimizada que permita el correcto grabado con el escáner cuando este añada una gran cantidad de energía en base a un CD bajo. Para ello, y de forma muy resumida y abreviada, usa un polímero de última generación que se introduce entre las capas de la oblea a grabar según lo que necesite la arquitectura de rigor.

El polímero se denomina como polystyrene-block-poly (methyl methacrylate) que realmente está formado por dos polímeros, y que se abrevia como PS-b-PMMA. PS es una molécula no polar, mientras que PMMA es polar, y esto es definitorio para conseguir el objetivo.

El calor y la alineación para lograr patrones de 20 nm e interconectar capas

Patrón-químico-DSA-en-obleas-según-PS-y-PMMA-para-un-menor-CD

Dado que son dos polímeros y que la oblea va a ir recubierta de ellos según la necesidad, lo que se busca es conseguir el menor estado de energía, al cual siempre tiene cualquier partícula. Colocando estratégicamente tanto PS como PMMA en las diferentes capas (M0, M1, M2, M3 etc...) se puede conseguir el llamado Block Compolymer o BCP, donde cada una de ellas tiene 20 nm de ancho.

Estas capas se logran a base de PS y PMMA calentados durante una hora de media a una temperatura controlada, lo que ordena el orden molecular del silicio y permite un mejor grabado de cada oblea y una mayor rigidez para soportar el CD de marras.

Grabado-tradicional-vs-DSA

Es decir, con estos dos polímeros y calor se alinean entre sí las capas, incluso la inferior de la oblea, lo que significa que con distintos BCP se pueden personalizar las impresiones del escáner a voluntad, mejorando el grabado, permitiendo más chips hábiles y logrando esquivar el problema del rendimiento de los escáneres actuales.

Sabiendo esto, se dice que la compañía EMD ha conseguido con PS y PMMA lograr grabar chips con un CD de 9 nm, y planean lograr mejores valores. Este de entrada ya es muy bueno para EUV High-NA. ¿Cuál es el resumen de todo esto? Pues que con DSA basado en estos dos polímeros el CD se puede reducir permitiendo que la dosis de EUV sea menor, simplifique el proceso y logre un ahorro de costes muy alto frente a los métodos tradicionales de resistencias químicas que se utilizan en EUV actualmente.

Intel tiene mucha ventaja respecto a TSMC gracias a DSA

Y claro, la pregunta más obvia es, ¿por qué TSMC no está usando DSA y se ha hecho ya con escáneres EUV High-NA de ASML? Pues porque esta tecnología, DSA en concreto, era algo experimental que hasta hace solamente unos meses nadie sabía que había sido llevada a buen puerto.

EMD trabajó con Intel para hacerla posible y han conseguido que esté a tiempo y con una gran precisión para poder grabar las obleas a tiempo con los escáneres EXE:5000. De hecho, las primeras pruebas que ha presentado Intel son realmente increíbles y reduce al máximo los problemas de CD Low, por lo que ahora en el siguiente paso de I+D pueden centrarse incluso en eliminar PMMA y dejar PS únicamente tras los recubrimientos, donde el calor eliminaría la primera molécula dejando el alineado mucho más simplificado de cara a incluir, por ejemplo, TSV.

Tanto es así, que con p21 la tasa de errores es del 0%, y con p18 están sobre el 1%, y eso es increíble para el nivel que se muestra de CD.

Esto significa que TSMC se equivocó, no contaba con DSA como algo factible y, por ello, dedujo correctamente y para ellos que el coste de EUV High-NA se salía de su rango de rentabilidad. El problema, es que Intel y EMD lo van a hacer rentable desde el minuto 1, y por ello, los azules han reservado las primeras unidades para comenzar con el Tape Out lo antes posible de cara al nodo Intel 14A.

Dicho de otro modo, Intel va actualmente con años de ventaja frente a TSMC, y a partir de 2026 se verán los resultados de todo lo que acabamos de ver, para posteriormente comenzar con la producción en masa de Intel 14A.