Huawei y SMIC logran lo que Intel no pudo a la primera: patrones cuádruples para crear chips, en este caso, a 5 nm
Seguro que todos recordamos la época de los 10 nm de Intel de distinta forma, pero sea como fuere, nadie lo hará con nostalgia. Fue un momento duro para los azules que no supieron adaptarse a la situación que representaba la tecnología EUV y, por ello, perdieron el liderazgo frente a TSMC, los cuales, curiosamente, están haciendo ahora lo que Intel hace años. Entre medias y casi sin hacer ruido, llegan SMIC y Huawei para lanzar sus patentes enfocadas al patrón cuádruple, consiguiendo con ello chips a 5 nm, algo que ni Intel pudo a la primera.
Pues sí, el principal problema de Intel en aquel momento fue la cabezonería de no dar el salto a los escáneres EUV a tiempo, enfocándose en conseguir el llamado SAQC para llegar a los 10 nm con un salto de densidad equivalente a los patrones que se conseguían con la tecnología ultravioleta. El resultado ya lo conocemos, pero ahora, China enfrenta el mismo desafío, y parece que lo tienen encauzado.
Avanzar o morir en la orilla, China se enfrenta al abismo de no tener escáneres EUV
Es un embudo tecnológico que tienen que sortear de alguna manera, y por ahora, el método es darle otra patada al balón hacia el abismo, siendo esta la última posible. China tiene que desarrollar la tecnología EUV en apenas dos años, tenerla lista y funcionando, porque si no, puede decirle adiós al tren de cola de los semiconductores, ya que la brecha a partir de ahí será multiplicada con cada nueva máquina de ASML.
En esos dos años, 2026 como mucho (optimista es poco, hay que decir la verdad) EUV tiene que lanzarse, porque lo que van a enfrentar este 2024 es esa última oportunidad, "The Last Dance" con la tecnología DUV por inmersión tradicional con los escáneres que tienen de ASML.
Para ello, tanto SMIC como Huawei han lanzado varias patentes de lo que se puede calificar como SAQP (Self-Aligned Quadruple Patterning), algo donde Intel fracasó en la primera generación de sus 10 nm, y solo en la segunda los consiguió con un rendimiento simplemente "decente".
Huawei y SMIC a por los 5 nm con patrón cuádruple
Igual que aquellos 10 nm se consiguieron superponiendo patrones de nodos de mayor tamaño para conseguir la densidad equivalente a los patrones simples de TSMC, China con SMIC y Huawei va a realizar lo mismo aprovechando los escáneres DUV, ya que es la única forma que tienen de avanzar hasta que tengan los EUV listos.
La patente implica que en las obleas se van a grabar líneas oblicuas de transistores, superponiéndolas con distintas máscaras para conseguir aumentar la densidad, y si es posible, reducir el consumo, donde a base de mayor número de transistores se aumentará el rendimiento. Para colmo de los EE.UU., SiCarrier habría cedido una patente anexa para lograr estos patrones múltiples.
El único problema que van a enfrentar desde China es el coste. Grabar en SAQP implica un rendimiento por hora muy pobre, elevando el coste final. Si a esto le añadimos que la tasa de éxito suele ser realmente muy baja, menos del 50% efectiva (bastante menos realmente, pero seamos optimistas), tenemos un cóctel difícil de contemplar, y menos a gran escala como pretenden ambas compañías.
Si lo logran, que está por ver, el número de chips será ínfimo, y suponiendo que el rendimiento despegue sin impactar demasiado en el consumo, de lo único que le va a valer a China es para lanzar ediciones limitadas de unos SoC en teléfonos de gama premium para mandar un mensaje a modo de marketing. Recordemos que Intel solo pudo lanzar chips en volumen a 10 nm y ya dentro de su segunda generación. Huawei y SMIC pretenden llevar las cotas mucho más bajas con la misma tecnología, lo cual no es imposible porque ASML dijo que era factible, pero a un precio demasiado alto.