AMD Zen 6 utilizará la tecnología de interconexión de las GPU Radeon en las CPU Ryzen

No han debutado todavía los procesadores Zen 5, y lo único que tenemos son filtraciones por doquier, cuando ya tenemos que volver a hablar de Zen 6. Parece que AMD no pudo completar todas las casillas de verificación en la checklist de Zen 5 y muchas de las mejoras se han trasladado hacia su sucesor, el cual, irá como poco con más de un año de retraso sobre Intel. Pero, ¿qué tienen que ver los azules aquí? Pues que AMD implementará en sus CPU Zen 6 una tecnología ya conocida por todos, Infinity Link, y que igualará lo que ha hecho Intel con Meteor Lake y hará con Arrow Lake este mismo año.

Infinity Fabric debutó en el año 2017 de la mano de Mark Papermaster, el cual la presentó con todos los detalles. Hasta ahora, ha sido usada como una interconexión que ha ido evolucionando tanto en CPU como en GPU... Hasta RDNA 3. El cambio en las tarjetas gráficas a la arquitectura MCM, es decir, modular, por chiplets, supuso grandes cambios internos, principalmente porque había que buscar la eficiencia con un bus de datos de interconexión más rápido, y esto mismo va a ocurrir en las CPU.

Zen 6, lo que debería haber sido Zen 5 y no fue por su falta de Infinity FanOut Link

Si hemos visto detalladamente las CPU Meteor Lake, en cambio de Intel hacia MCM tuvo muchas implicaciones, la principal, pasar a una arquitectura 3D con Base Tile de por medio. Pues bien, esto ha implicado no solamente ese cambio, sino el hecho de que los dies están totalmente juntos hasta el punto que desde ciertos ángulos y lejanía podríamos pensar que Intel sigue con arquitectura monolítica.

Este concepto es importante de comprender, porque AMD va a seguir un camino similar que ya vimos en los chips Navi 31 y Navi 32. ¿Cómo hará esto en las CPU? Pues no será sencillo, pero tampoco desconocido. AMD va a cambiar en Zen 6 gran parte de su layout y su packaging, el cual debería haber entrado para Zen 5 y donde finalmente no fue así por dos motivos: retrasos y costes.

Pero antes de entrar en materia, dos repasos breves sobre Infinity Fabric y su disposición, los cuales vamos a tratar de manera genérica y no por cambios menores a cada evolución de las arquitecturas.

Scalable Data Fabric y Scalable Control Fabric

Son los dos planos totalmente disruptivos que introdujo AMD en 2017, donde los cuales le permitieron crear la primera arquitectura modular a base de chiplets para escritorio con CCD y IOD, sustituyendo de paso al famoso HyperTransport que llevaba arrastrando años.

La situación es similar ahora con Infinity Fabric (IF) a lo que ocurrió con HyperTransport: no es suficientemente eficiente, ni rápido, pero es barato. Por ello, IF verá, al menos, sustituida una de sus partes principales, en concreto SDF (Scalable Data Fabric).

Esta es la parte que trata la comunicación de datos entre algunas partes, a saber:

• UMC (Unified Memory Control)
• CCM (Cache-Coherent Master)
• CAKE (Coherent AMD socKet Extender)
• IOMS (I/O Master Slave)

Simplificando mucho y sin entrar en demasiadas explicaciones para no complicar la trama central del artículo con Zen 6, desde Zen 1 hasta el actual Zen 4 y posiblemente se cumpla con Zen 5 casi a la perfección, las unidades comentadas conectan partes clave del procesador dentro de SDF.

IFOP e IFIS

Es decir, SDF al tener estas 4 unidades menores interconecta de la siguiente manera:

• UMC con la memoria RAM.
• CCM es el encargado de enviar y recibir información con los CCX.
• CAKE transmite y recibe información al Infinity Fabric On-Package (IFOP) y al Infinity Fabric InterSocket (IFIS) o bien, a los PCIe.
• IOMS es el encargado de comunicarse con el IOD y por ende, mueve la información entre SDF y el I/O Hub (SATA, PCIe, USB de alta velocidad, etc).

La clave aquí para entender todo es IFOP e IFIS. El primero mediante los CAKE comunica troqueles y van directamente relacionados en divisores con la memoria RAM, por ejemplo. Como cada die tiene su propio SDF, CAKE e IFOP, la intercomunicación entre ellos basa su rendimiento en cuánta velocidad puede alcanzar cada IFOP con respecto a la RAM.

Es un triángulo (mental) realmente, porque IFOP interconecta los die mediante divisores, lo cual lo complica todo, ya que normalmente divide la frecuencia de la RAM entre dos para poder sincronizarse con los CAKE y el MEMCLK.

Como la frecuencia de dicho MEMCLK es normalmente la mitad de la RAM (Zen 4 por ejemplo usa divisor 1:3), el rendimiento del llamado Infinity Fabric Clock siempre está dependiendo de la relación entre ellos, lo que limita constantemente el rendimiento del sistema de interconexión.

Zen 6 dirá adiós a IFOP tradicional

Como pasó con los chips Navi 31 y Navi 32, habiendo comprendido brevemente lo anterior, es lógico pensar que de poco vale escalar en una mejor arquitectura con Frond End y Back End mucho mejores, más rápidos, si finalmente no puedes llevar la información a los dies con suficiente ancho de banda, y sobre todo, con menor latencia y consumo.

Infinity Fabric 2.0 dio un paso adelante, pero no es suficiente por la escalada de la arquitectura general en estos términos, así que AMD necesita un bus de interconexión más rápido, y este llega desde las GPU. La respuesta es una versión adaptada de Infinity FanOut Link, también conocida como Infinity Link, para abreviar.

Este bus de interconexión conecta MCD con GCD en RDNA 3 y logra tres mejoras clave como ya vimos en el artículo en concreto de esta tecnología:

• Latencia.
• Frecuencia.
• Porcentaje de mejora.

Ahora que sabemos qué es IFOP y qué es Infinity Link, hay que entender que la conexión se realiza entre dies con lo que AMD ha denominado como Die-to-die Fan Out Routing, que no es más que unas conexiones físicas de alta velocidad.

La mejora de interconexión es obvia, puesto que se logra una densidad por ancho de banda 10 veces mejor, y es esperable que en Zen 6 Infinity Link pueda obtener resultados incluso mejores. Por lo tanto, AMD usará estos nuevos IFOP llamados Infinity Link en Zen 6 y esto tendrá otra consecuencia anexa más allá de mejorar el consumo de las conexiones a menos de 2 pj/b entre matrices: tendrá una menor latencia.

Cambios en lo físico que imitarán lo hecho por Intel con Zen 6 e Infinity Link

Lógicamente, si quieres reducir latencia a base de una nueva interconexión de alta velocidad, mejorar el consumo y tener una mayor velocidad final, el primer paso es "juntar" las matrices, los dies. Navi 31 y Navi 32 fueron una muestra de ello, donde MCD y GCD estaban juntos físicamente, siendo dies independientes.

Esto va a implicar que con Zen 6 y los supuestos Ryzen 10000 (u 11000, veremos si hay APU de por medio) la disposición de los die CCD e IOD cambiará. Se especula con una centralización en mitad del PCB de cada procesador, o bien, usar el IOD como matriz central y poner a los lados los CCD, sea en su lado más grande o en su lado más corto.

La mejora de latencia tiene que ser realmente interesante, porque si ya el cambio de la caché L3 de ser independiente a compartida con los cambios de la arquitectura ya fue un factor clave, acercar matrices con un bus de interconexión más rápido debe suponer una reducción de la latencia muy grande.

Esto dará un empujón muy interesante al rendimiento de las CPU para gaming, muy dependientes de la latencia en juegos.

Por lo tanto, lo que veremos en Zen 5 es solo una muestra del rendimiento que AMD podrá conseguir en juegos sin tener en cuenta nada de lo dicho. El salto realmente interesante viene con Zen 6, que aunque sea con retraso, supondrá también más costes, puesto que Infinity Link solo tiene un problema, y no es más que la necesidad de un interposer entre las matrices y el PCB.

¿Usará por fin AMD el 3DFabric de TSMC?

Por tanto, lo que se espera es que AMD con Zen 6 adquiera por fin la tecnología 3DFabric de TSMC y dé el salto a los Tiles como tal, dejando a un lado los chiplets, implementando Infinity Link en Zen 6 y dando con ello un salto de rendimiento, al menos, si no mueve el concepto de IOD, lo cual sería lo lógico y continuista.