Samsung SAINT: así es el apilamiento vertical 3D de los coreanos para competir con TSMC e Intel

Hace dos días un servidor comenzó a escuchar rumores sobre una nueva tecnología de empaque que Samsung tenía preparada para competir contra TSMC e Intel. Aunque el primer rumor fue tras finalizar el verano, no había demasiados datos más allá de conjeturas para algo tan importante y definitorio como es una tecnología así. Por suerte, hoy tenemos más que rumores, tenemos datos concretos de lo que será una presentación, en principio, antes de finales de año, donde los coreanos mostrarán lo que han denominado como Samsung SAINT.

Samsung Advanced Interconnection Technology, o SAINT por sus siglas en inglés, es el paso definitivo de la compañía para poder rivalizar con Intel y TSMC en un sector tan complejo como es el de los package 3D y los transistores mediante apilamiento vertical tipo Foveros o SoIC 3DFabric. ¿Qué sabemos sobre él?

Samsung SAINT, el paso definitivo para poder competir en IA

Samsung-SAINT-apilamiento-vertical-3D

Y no solamente pudiendo crear SoC de mayor o peor potencia bajo su firma, sino para ser el fabricante que albergue los diseños de Intel, AMD y NVIDIA en el futuro más próximo, si se da el caso. La lucha se completa una vez más con los coreanos llegando últimos, y no por ello de peor manera.

Lo que se ha filtrado afirma que Samsung podrá apilar verticalmente procesadores (entendemos que SoC a modo de Tiles) y memoria (no se especifica el tipo o la variante) con SAINT, pero sí que se dice desde la propia Corea del Sur que habrá tres tipos de tecnologías:

  • SAINT S
  • SAINT D
  • SAINT L

¿En qué se diferencian y para qué van a ser usadas exactamente? Pregunta lógica que vamos a responder, puesto que hay breves datos. Comenzaremos por SAINT S, la cual podrá apilar verticalmente chips con SRAM (cachés principalmente) y CPU. Es lo más parecido a las opciones de Intel y TSMC, y entendemos que se hará a base de chiplets o a base de Tiles, dependiendo de las interconexiones a base de TSV y cómo se suministre la energía, si directamente del sustrato o con un Base Tile con puentes.

SAINT D y SAINT L, destinados a la IA y a los aceleradores

Samsung-SAINT-apilamiento-vertical-3D-chips

Aquí la información se vuelve un poco más confusa, puesto que con SAINT D se especifica un empaquetado vertical para CPU y GPU así como memoria DRAM, es decir, algo como lo que ha hecho NVIDIA y AMD con Grace Hopper o MI300 en sus diferentes variantes.

Por tanto, será el empaquetado más avanzado en cuanto a requerimientos de energía, capas e interconexiones. Por último, tenemos SAINT L, el cual ofrece la confusión comentada, ya que la información afirma que se podrá apilar verticalmente AP, es decir, procesadores de aplicaciones, lo cual deja abierto un rango muy amplio que puedo incluir a ciertos aceleradores.

Algunos de esos packages 3D están ya siendo testeados por diversos fabricantes, así que hay muestras de ingeniería y diseño corriendo por las sedes de los mismos. Es lógico que Samsung entre con SAINT al juego, puesto que TSMC ya dijo que iba a invertir 3 mil millones en estas tecnologías y acaba de anunciar que ha conseguido superar su SUPER HOT RUN aumentado la capacidad de los mismos en un 20%.

Por otro lado, Taiwán con UMC tiene en proyecto su IC 3D W2W con mismos objetivos. Eso sin contar en lo que esté trabajando China con SMIC, que es un poco incógnita porque solo hay leves rumores. Lo que está claro es que el mercado necesita apilamiento vertical 3D para hacer despegar el rendimiento manteniendo el consumo e integrando distintas piezas de silicio para crear productos mucho más complejos por parte de los diseñadores, y la industria va de cabeza a por ello, ahora con Samsung SAINT en el juego.