Intel Arrow Lake tendrá PCIe 6.0 y CXL 3.0 siendo las primeras CPU de la historia en incluirlos
Intel Arrow Lake será disruptivo por muchos motivos dentro de lo que Intel espera hacer en PC. Meteor Lake está cada vez más cerca y debutará en poco más de un mes, y como hemos visto, ya están los primeros portátiles listados con sus CPU y arquitectura. Pues bien, lo que tiene preparado Intel con Arrow Lake es mejor de lo que podíamos pensar, porque se acaba de filtrar que usarán por primera vez en la historia, por delante incluso de las CPU de servidor, PCIe 6.0 y CXL 3.0. ¿Qué significa esto en PC y gaming?
Pues va a significar un mejor rendimiento por varios puntos a tratar. La novedad es de tal calado que ni los esperados Granite Rapids o Sierra Forest van a tener estas novedades, y por lo que parece, el cómo lo va a gestionar Intel tiene pinta de que será realmente disruptivo en tareas como el gaming.
Intel Arrow Lake hará debutar a PCIe 6.0 y CXL 3.0 por primera vez en la historia de las CPU
Si AMD no lo remedia, y por ahora nada hace pensar que así será pese a la filtración que vimos hace meses sobre el hecho de que los rojos querían llevarlos a sus CPU, Intel será la primera en incluir estos dos estándares que son ampliamente esperados. Curiosamente, AMD habló de este tema hace justamente un año casi exacto de la mano de Leah Schoeb, un tema que tratamos a fondo tras las breves declaraciones de muchos actores de la industria, pero de momento no hay más declaraciones del equipo rojo.
Por lo tanto, la filtración de hoy es extremadamente relevante, porque Arrow Lake con PCIe 6.0 y CXL 3.0 va a meter presión a AMD en un sector donde los rojos no se lo esperaban, pues debía haber debutado en servidores primero por su naturaleza y los cuellos de botella que presentan sus plataformas, pero no, será en PC. Y claro, la pregunta más obvia es, ¿por qué?
La latencia y la coherencia de memoria, un problema que arrastran las CPU
Lo hemos dicho y lo mantendremos hasta que cambien las tornas: el principal problema de una CPU para gaming a día de hoy (y de casi cualquiera en general, salvando casos contados) es la latencia. Es lo que mata el rendimiento, lo más difícil de escalar, lo más complejo de reducir.
Por ello, Intel quiere mejorar esto, y la respuesta era clara dados los saltos a la arquitectura MCM y 3D real con Foveros: Arrow Lake tendría que incluir PCIe 6.0 y CXL 3.0 para paliar y mejorar estos puntos.
AMD lleva sufriendo años los tiempos de acceso a sus diferentes chiplets, donde una RAM más veloz ayuda a paliar el déficit con el Infinity Fabric, tanto en frecuencia como en latencia. La dependencia de los rojos es bien conocida, el aumento de rendimiento en la memoria es casi proporcional a la mejora que tendremos en tareas como el gaming, y esto está sujeto al problema de la latencia.
Intel no lo tenía hasta ahora porque sus dies eran monolíticos, pero al saltar a MCM con Meteor Lake y Arrow Lake sufrirá un problema muy similar. La forma de paliarlo y mejorarlo es sin duda CXL 3.0.
¿Por qué CXL 3.0 y no 2.0 estando este último maduro?
Por varias razones. En primer lugar y más obvio es que CXL 3.0 está sujeto a PCIe 6.0, lo que implicará un nuevo PHY de alto rendimiento en el SoC Tile de Arrow Lake. Como el requisito es innegociable para poder tener CXL 3.0, Intel da un puñetazo en la mesa de cara al año que viene con su nueva plataforma y añade no solamente el nuevo estándar de PCI-SIG para las futuras RTX 50 y RTX 60, así como RX 8000 y RX 9000, sino que trabajará con PCIe 6.0 en GPU y PCIe 5.0 en SSD, logrando un mix de coherencia que solo se puede garantizar con CXL 3.0.
Olvidemos los 128 GB/s que ofrecerá el estándar, es totalmente secundario en PC, entonces, ¿qué busca Intel? En primer lugar, FEC (Forward Error Correct) y CRC (Cyclic Redundancy Check). Es decir, busca una corrección de errores de baja latencia.
El objetivo es precisamente este, reducir la latencia entre dispositivos compartiendo una memoria caché de coherencia entre ellos, totalmente transparente. Hay que entender que CXL 3.0 logra mayores modos de acceso, topologías mucho más grandes y, en este caso, un uso compartido de la memoria mucho más flexible en lo que el simposio denomina como Enhanced coherency, y aquí está la clave de todo el asunto para las CPU Arrow Lake con PCIe 6.0 y CXL 3.0.
Enhanced coherency, la clave de las CPU Arrow Lake con CXL 3.0
Entendido que para incluir CXL 3.0 en Arrow Lake se necesita PCIe 6.0 y un nuevo PHY en el SoC Tile, vamos a explicar por qué Intel lo necesita antes que en servidor. Como decíamos, la Enhanced Coherency es la clave.
Este nuevo término es una evolución de la coherencia de memoria y debuta en el nuevo estándar. Para simplificar la idea, hemos de saber que hasta CXL 2.0 para invalidar los datos en caché se necesitaba tener un Host o un dispositivo al cargo del acceso y control de los mismos.
Esto ocupaba no solamente ancho de banda y ciclos por parte de dichos dispositivos y host para controlar toda la trama, sino que implicaba una latencia que venía desde CXL 1.0. Con Enhanced Coherency ahora permite que el propio dispositivo invalide los datos que almacenan las cachés.
Es decir, el host almacena los datos y el propio dispositivo ahora puede invalidarlos si es necesario. Esto implica que tanto emisor como receptor puedan invalidarlos, lo que supone el paso definitivo para compartir esta memoria tan sumamente rápida, no mermando el rendimiento del dispositivo más ocupado.
En definitiva, si el SSD manda datos a la caché de la CPU en la arquitectura Arrow Lake, ahora el propio SSD puede invalidarlos si es necesario, no tiene que gastar ciclos la CPU y su host. Esto ha sido denominado por el consorcio como Direct Memory Access for Peer-to-Peer, y es la gran clave para lograr paliar el déficit de latencia que supone dar el paso a MCM como arquitectura conceptual.
Los Tiles como uno solo
Es la gran clave, con un sistema de memoria coherente como propone Intel en sus Tiles dentro de Arrow Lake lo que se conseguirá es la omisión del host, pero para ello la arquitectura necesitaría conmutadores de solicitudes para entrar en juego y completar la estrategia.
Esto es más que probable que no se implemente en PC, aunque sí en servidor con Diamond Rapids. La respuesta es simple para esto: un PC no necesita actualmente conmutadores de ningún tipo (salvo sorpresa como requerimiento indispensable del estándar, que aunque se cita, se habla de dispositivos, no Tiles).
La latencia será paliada, eso sí, a costa de ancho de banda, pero es que aquí se irá sobrado con los comentados 128 GB/s bidireccionales. En servidores no será así y sí que serán necesarios los conmutadores para no perder ancho de banda, lo cual también encarece el producto final y la plataforma obviamente.
Lo importante es que la Enhanced Coherency introducirá en las CPU Arrow Lake con PCIe 6.0 y CXL 3.0 el verdadero intercambio de memoria, donde varios host dentro del PC pueden tener una copia de los datos compartidas e invalidarlos desde uno de los lados de manera que la sincronización siempre se mantenga reduciendo la latencia que se produce al dar el salto a MCM.
Es decir, las Tiles funcionarán con una latencia igual o incluso inferior en ciertos casos a un sistema monolítico tradicional como el que implementa el i9-14900K, por ejemplo. Con ello, Intel va a terminar con el problema principal que mermaría el rendimiento, y dado que Granite Rapids incluye chiplets y la latencia está paliada por EMIB como hace AMD con su Infinity Fabric, en servidores, Intel tendrá que esperar hasta la comentada Diamonds Rapids para ofrecer todas las novedades que tendremos en PC.