El futuro de los chiplets para coches llegará con UCIe 1.1: compartirán requisitos con PC y servidores
En el Hot Chips 2023 están apareciendo nuevas informaciones sobre el estándar UCIe 1.1, el conector universal para chiplets que permitirá crear circuitos integrados o chips disgregados con componentes de diferentes marcas sin problema alguno. Pues bien, por fin tenemos las especificaciones completas de este nuevo estándar que va a hacer que el mundo sea menos monocromático en los años venideros.
El futuro que se nos viene es el de los chips disgregados en otros más pequeños, todos ellos encima de lo que llamamos un interposer o Base Die. Claro está, que el mayor problema de esto, son las interfaces propietarias creadas por las diferentes fundiciones a petición de sus clientes. Pues bien, el estándar UCIe busca terminar con esto, por lo que se busca tener un conector universal para chiplets y permitirá combinar elementos de diferentes marcas.
La necesidad de crear un conector estándar para los chiplets
Los chips cuando se comunican entre sí a través de un PCB tradicional, lo que hacen es hacerlo horizontalmente. En cambio, en el caso de los chips que se montan sobre un interposer, estos lo hacen comunicándose verticalmente, ya que el interposer o base chip está debajo.
Esto tiene la ventaja de que podemos colocar muchas más interconexiones y bajar considerablemente el coste energético de la transferencia de datos. Por lo que se trata de una forma eficiente de eliminar el mayor cuello de botella en lo que al rendimiento se refiere que ha aparecido en los últimos años y que vimos por primera vez con el uso de la memoria HBM.
Pues bien, en todo ello tener un emplazamiento estándar de los diferentes pines es importante, las tecnologías de TSMC e Intel tienen tamaños dispares que impiden la construcción de lo chiplets que irán montados sobre el interposer.
Por lo que es necesario, de cara al diseño de los distintos componentes, tener una especificación estándar que permita la colocación de estos en varios chiplets. No olvidemos que la comunicación se hace a través de los microbumps donde el espaciado entre estos es muy importante, ya que no olvidemos que si miramos las hojas de ruta de las principales fábricas de chips veremos que en este punto las especificaciones son dispares.
Pues bien, lo que busca el UCIe es crear un estándar universal para que cualquiera pueda crear chiplets como soluciones concretas y que se puedan colocar en cualquier diseño a medida. Esto es importante por el hecho que no limitará cada circuito integrado de este tipo a la colección de componentes de una misma marca.
Nuevos detalles del estándar UCIe 1.1
Por lo que busca dicho estándar no es la creación de nuevos chips, sino dejar claro cómo han de ser las diferentes interconexiones entre el chiplet y el interposer, para ello se basan en la distancia de los llamados microbumps. Pues bien, tal y como veis en la imagen de arriba, gracias a las especificaciones del UCIe 1.1 por fin ya podemos empezar a pensar en un conector universal para los chiplets.
En concreto, en el caso del estándar UCIe 1.1 han presentado tres especificaciones distintas, una para cada rango de tamaño de los microbumps.
- 51 a 44 micrómetros: 8 columnas y 32 filas.
- 38 a 44 micrómetros: 10 columnas y 24 o 32 filas.
- 25 a 37 micrómetros, 16 columnas y 12 o 16 filas.
A nivel operativo, dichas interconexiones se basarán en las mismas reglas de comunicación que el PCI Express y el Compute Express Link. Lo que facilitará la conversión de ciertos diseños ya existentes o en laboratorio para que puedan colocarse en un interposer que sea compatible con el estándar UCIe 1.1.
No podemos olvidar que a medida que los microbumps se hacen más pequeños aumenta la cantidad de estos por área. Todo ello nos permite aumentar el ancho de banda de la comunicación, al mismo tiempo que reducir el consumo por bit enviado. En la actualidad tenemos que Meteor Lake usa microbumps de 56 micrómetros, pero hay intenciones de ir más allá. Por ejemplo, los fabricantes de memoria HBM quieren ir a los 40 micrómetros para las próximas generaciones de este tipo de memoria.