Las instrucciones AVX-512 volverán a las CPU de Intel con Arrow Lake

Uno de los temas más polémicos fue la eliminación, a través de firmware, del soporte para las instrucciones AVX-512 en los Intel Core de 12ª Gen con los núcleos Golden Cove. Al mismo tiempo, los Sapphire Rapids, que usan el mismo tipo de núcleos, sí que tiene soporte para dichas instrucciones SIMD. Pues bien, todo apunta a que en las CPU Arrow Lake las instrucciones AVX-512 estarán de regreso junto a nuevos tipos de instrucciones.

Si comparamos las actuales CPU de AMD con las de Intel nos encontraremos con una paradoja. Y es que las instrucciones AVX-512 fueron exclusivas de la marca cofundada por Gordon Moore durante un tiempo, para desaparecer del mapa en las últimas dos versiones de los procesadores Intel Core. Es por ello que AMD, con los Ryzen 7000, añadió acceso a estas instrucciones como un valor añadido. No obstante, parece ser que estas instrucciones volverán en los Intel Core 15 después de forzar el uso de las mismas en los Intel Xeon.

Las CPU Intel Arrow Lake tendrán soporte para instrucciones AVX-512

El mayor problema de las instrucciones AVX-512 es el alto consumo energético que estas requieren para funcionar por el hecho de mover una gran cantidad de datos en cada instrucción. Es por ello que en las CPU de generaciones anteriores de Intel, al activarlas, se solía aumentar la potencia consumida o, en su defecto, se reducía la velocidad de reloj cuando se hacía uso de ellas. ¿La gran novedad? Las instrucciones AVX-512 volverán en Arrow Lake, lo cual hemos podido saber a partir de un documento de la propia Intel.

La propia Intel ha publicado una lista con las nuevas instrucciones que se verán implementadas en las futuras CPU de la compañía. Además del regreso de las instrucciones SIMD de 512 bits. Lo cual lo sabemos por los diferentes subconjuntos, algo típico de estas instrucciones, donde destaca la vuelta de las AVX-VNNI, las cuales se utilizan en algoritmos de aprendizaje profundo y automático. ¿Su particularidad? Soportar formatos de datos de 8 y 16 bits de forma nativa. Esto le permite aplicar ciertas operaciones de hasta 64 valores al mismo tiempo en un solo ciclo de instrucción.

Las instrucciones volverán a Arrow Lake y también estarán presentes en Lunar Lake. Estas CPU aún están en proceso de diseño y darán vida a equipos de bajo consumo energético.. Sin embargo, no son las únicas novedades en cuanto a mejoras de la ISA x86 que veremos a partir de los Intel Core de 15ª Gen. Todo ello significa que por fin Intel ha conseguido implementar sus instrucciones AVX-512 sin tener que preocuparse por el consumo, al menos, no a los niveles de hace unos años. La ventaja está en sus nuevas arquitecturas, tecnología y procesos de fabricación.

Documentos mejor cifrados con el soporte para SHA-512, SM3 y SM4

Cifrado datos

Otra lista de novedades importante en lo que a las nuevas instrucciones para Arrow Lake se refiere no son las AVX-512, sino el soporte para instrucciones más dirigidas a la criptografía. Uno de los ejemplos es el soporte nativo para claves SHA de hasta 512 bits. Aunque no es la única novedad en ese aspecto, dado que de cara a la criptografía destaca el soporte por vez primera de manejo de datos en formatos SM3 y SM4. La última de las novedades a destacar es el Linear Adress Masking o LAM, dicha función le permite al software no solo usar direcciones de memoria de 64 bits sin ser traducidas por la MMU del sistema, sino también añadir metadatos adicionales en los bits de más.