TSMC promete CPU y GPU seis veces más grandes con CoWoS-L para 2025
TSMC ha hablado de sus planes para crear interposers o chips base con un tamaño seis veces mayor que los actuales bajo su tecnología CoWoS-L que permitirán estructuras y arquitecturas para servidores de alto rendimiento mucho más avanzadas. ¿Qué significa esto y qué relación tiene con el futuro de la supercomputación? ¿Veremos dicha tecnología siendo usada en alguna tecnología?
Un interposer o base die es un chip de gran tamaño sobre el cual se montan otros y que sirve para comunicación entre ellos. Con la llegada del concepto chiplet, basado en disgregar una CPU o una GPU en varias piezas distintas, se ha hecho muy popular, ya que es la forma más efectiva de comunicación, en especial cuando hablamos de productos que requieren un gran ancho de banda, por el hecho de que nos permite aumentar el número de pines de contacto y reducir la velocidad de reloj de cada uno de ellos. ¿El resultado? Menos pJ de consumo por bit transmitido que una conexión directa a través de un bus.
Interposers de TSMC seis veces más grandes con CoWoS-L
No obstante, uno de los motivos por los cuales se ha adoptado la filosofía de los chiplets es que nos permite romper el límite de la retícula. Ya que a la hora de imprimir un chip en una oblea no podemos sobrepasar de cierto límite. Al dividirlo en varias piezas nos podemos saltar dicha limitación. Pero, ¿qué ocurre con el interposer o base chip que hay debajo? Pues este ha de ser mucho más grande que el límite. En la actualidad es de 1.8 veces el tamaño.
Pues bien, TSMC acaba de presentar el desarrollo bajo su tecnología CoWoS-L de un nuevo tipo de interposer con un área 6 veces el tamaño del límite actual de la retícula para los chips convencionales. En la actualidad dicho tamaño es de 858 mm², por lo que un salto de este tipo significaría tener un base chip sobre el cual colocar diferentes chips y memorias de 5148 mm2. Claro está, que según la TSMC deberemos esperar al menos hasta 2025 para ver los primeros productos que lo usen.
Serán la base para futuros superchips
La tecnología que permitirá interposers seis veces el tamaño del chip más grande posible, en TSMC, no está orientada para el mercado doméstico, sino más bien para el mercado de la computación de alto rendimiento o HPC. Así como para hacer frente a las tendencias respecto a inteligencia artificial. Por lo que no penséis que vais a ver la tecnología CoWoS-L en un chip o componente para PC.
Más bien deberíamos fijarnos en diseños como Ponte Vecchio de Intel o las tarjetas gráficas AMD Instinct y en especial el futuro MI300. Los cuales son ejemplos de diseños más allá del tamaño de la retícula y cuyas evoluciones se pueden beneficiar de un espacio mayor. Claro está, que esto también significará un aumento del consumo medio, ya que el aumentar el tamaño del Base chip también aumentan las distancias entre sus componentes y con ello el consumo por la comunicación.
Sin embargo, esto permite colocar muchos más chips en todo el entramado, así como tener una mayor cantidad de componentes y aumentar el rendimiento con ello. Por lo que el desafío de los que usen estas tecnologías será tener un rendimiento por vatio de consumo lo suficientemente alto que justifique dicha subida en la factura de la luz de los servidores que empleen esta tecnología.