TSMC confirma que sus 3 nm llegarán este año, pero los 2 nm para CPU y GPU…

Comienzan los simposios de TSMC alrededor de todo el mundo, el primero como viene siendo costumbre se ha celebrado en EE.UU. para este 2023. En él la compañía líder en el mundo en chips ha mostrado todo lo que está por venir de manera mucho más profunda, aunque, curiosamente, no han desvelado muchos más datos de los que teníamos, pero sí han dejado entrever que presentan algunos problemas y retrasos, algo que no gustará a NVIDIA y AMD.

Serán de entrada tres procesos litográficos que llegarán en uno de los casos este mismo año, a 3 nm, y enfocado a móviles donde Apple tendrá el 100% de la producción de cara a su nuevo iPhone. Los demás tendrán que esperar al año que viene, pero a partir de ahí... Muchas dudas.

TSMC tendrá tres procesos litográficos a 3 nm, uno específico para automoción

Y es que el sector de los coches estaba empujando muy fuerte, aunque en este último mes parece que comienza a sentir la debacle de la economía y está intentando sacar la cabeza del agua. Igualmente, el doctor CC Wei, director ejecutivo de la compañía ve el futuro con optimismo:

"Nuestros clientes nunca dejan de encontrar nuevas formas de aprovechar el poder del silicio para crear innovaciones que sorprenderán al mundo por un futuro mejor. Con el mismo espíritu, TSMC nunca se detiene, y seguimos mejorando y avanzando en nuestras tecnologías de proceso con más rendimiento, eficiencia energética y funcionalidad para que su línea de innovación pueda continuar fluyendo durante muchos años".

Dicho esto, vamos con lo presentado, que ya fue adelantado y filtrado en otros artículos hace algún tiempo y que ahora conocemos más al detalle. En primer lugar, TSMC tendrá tres procesos principales a 3 nm: N3P, N3X y el nuevo N3AE, pero entonces, ¿qué hay de la estrategia FinFLEX que vimos hace no mucho?

Entra dentro del nuevo N3E, pero vamos a diseccionarlos según ha comentado TSMC no sin antes decir que el N3 original y el N3E son el mismo nodo, salvo que el segundo es una pequeña mejora, y que ambos llegan este mismo año. Dicho esto, al lío:

• N3P: cuya entrada en producción está programada para la segunda mitad de 2024, ofrece un impulso adicional a N3E con un 5% más de velocidad con la misma energía, una reducción de potencia del 5 al 10 % con la misma velocidad y 1,04 veces más densidad en los chips.
• N3X, que prioriza el rendimiento y las frecuencias de reloj máximas para aplicaciones HPC, proporciona un 5% más de velocidad en comparación con N3P con un drive voltage de 1,2 V, con la misma densidad de chip mejorada que N3P, y entrará en producción en volumen en 2025.
• N3AE, o "Auto Early", disponible en 2023, ofrece kits de diseño de procesos automotrices (PDK) basados ​​en N3E y permite a los clientes lanzar diseños en el nodo de 3 nm para aplicaciones automotrices, lo que lleva al proceso N3A totalmente calificado para automoción en 2025.

En cuanto a la SRAM, TSMC ha comentado brevemente y casi de pasada que escalará en 1,2x, pero esto no parece realmente posible dadas las mejoras de la parte lógica, así que seguramente sea una escalada menor, lo que sugiere un problema futuro.

Varios apuntes aquí. El primero es que N3P será el nodo que integren los Ryzen 9000 y las RTX 50 o RX 8000 si todo va como se espera. ¿Dónde quedan los Ryzen 8000? Pues deberían entrar dentro del sesgo de los 4 nm actuales para competir con Intel Meteor Lake y Arrow Lake.

¿Qué ocurrirá con los 2 nm y sus variantes?

TSMC sigue en problemas, aunque no quiere exponerse mucho porque espera encontrar el camino y reducir los tiempos. Pero el reloj corre, y por ello, la presentación ha sido realmente breve. La compañía afirma que la tecnología de 2 nm avanza sólidamente a pesar de los inconvenientes que han encontrado con los transistores nanosheet (GAA).

Afirman igualmente que dicho progreso es sólido en rendimiento general como en el rendimiento que se conseguirá en los dispositivos de diversa índole (entendemos que hablan de sus variantes aquí) y que estará en producción en 2025. Pero claro, en 2025 llegarán las versiones de bajo rendimiento para smartphones, como pasa ahora con el N3 y N3E, algo que lógicamente no han especificado.

Igualmente, TSMC afirma que el N2 tendrá una mejora de velocidad de hasta un 15 % con respecto a N3E con la misma energía aplicada, logrando hasta un 30 % de reducción de potencia a la misma velocidad y una densidad superior de 1,15X para los chips.

Empaquetados y novedades de diseño

Además de esto y para finalizar, tenemos que hablar de 3DFabric Advanced Packaging y Silicon Stacking, tecnologías de desarrollo que integrarán tres puntos principales para aquellas empresas que quieran innovar en el diseño de sus chips:

• Advanced Packaging: enfocado al HPC para adaptarse a más procesadores y memoria en un solo paquete, TSMC está desarrollando CoWoS con un inteporser RDL de hasta 6 veces el tamaño de la retícula (+-5,000 mm2), capaz de colocar 12 stack de memoria HBM.
• 3D Chip Stacking: TSMC anunció SoIC-P, versiones microbump de sus SoIC que proporcionan una forma rentable de apilamiento de chips 3D. SoIC-P complementa las soluciones para HPC, que ahora se conocen como SoIC-X.
• Soporte de diseño: TSMC presentó 3Dblox 1.5, la versión más nueva de su lenguaje de diseño estándar abierto para reducir las barreras del diseño de circuitos integrados en 3D. 3Dblox 1.5 agrega síntesis para las bumps de forma automatizada, lo que ayuda a los diseñadores a lidiar con las complejidades de los troqueles grandes con miles de bumps y reduce potencialmente los tiempos de diseño en meses.

Y hasta aquí el simposio de TSMC que irá repitiéndose por todo el mundo, donde las empresas podrán preguntar y comentar todas las novedades que traen los taiwaneses. Lo importante aquí es que en 2 nm van tarde. El llamado hipotéticamente como N2P llegará a finales de 2025 con suerte, si no 2026, tarde, muy tarde, por eso Samsung e Intel darán el sorpasso a TSMC, que podría perder la corona casi una década después.