Las CPU AMD Zen 5 rendirán hasta un +7% en sus nuevas cachés L2 y L3
La arquitectura Zen 5 no parece ser tan revolucionaria como se pintaba en un primer momento hace dos años. En aquel tiempo se dijo que AMD estaba trabajando en una arquitectura híbrida al más puro estilo Intel actual, pero parece que finalmente no será así salvo que estemos viendo filtraciones de los llamados P-Core. Y es que hay novedades interesantes, puesto que Zen 5 como arquitectura tendrá nuevo sistema de caché L2 y L3, esta última de tipo Ladder.
Parece que una parte del IPC que consiga la arquitectura Zen 5 llegará, una vez más, desde el lado de la caché. Y es que el Front End sufrirá cambios importantes en sus disposiciones, ya que AMD piensa darle un empujón más a la caché como lo hizo en Zen 3.
AMD Zen 5, más caché L2 con el doble y el triple de tamaño
Cada generación que ha pasado desde la salida de Zen como arquitectura general ha tenido en mayor o menor medida cambios en las cachés, a excepción de Zen 2 y Zen 3 que solo tuvo pequeños cambios en el Back End para este componente clave. Zen 4 ha supuesto una duplicación en la L2 y L3 en cuanto a tamaño, aparte de todas las novedades internas que vimos con ellas, una reestructuración importante.
Pues bien, Zen 5 va a ir un paso más allá, quizás 3 para ser exactos, sobre todo en la L2. Para ser específicos hay que decir que AMD tiene dos tipos de L2 en testeo, lo que sugiere varias especulaciones que ahora veremos. Zen 5 tendría 2 MB y 3 MB de L2 por chip, lo que supone duplicar y triplicar el tamaño actual en los procesadores Zen 4.
Además, se ofrecen resultados de rendimiento en las pruebas preliminares que han salido del laboratorio, donde los 2 MB de L2 conseguirán un aumento del IPC en Multithread del 4% aproximadamente, por un 7% si nos ceñimos a los 3 MB. Además, combinar los 2 MB + 3 MB da como resultado un +1% en Single Thread. Todo esto sin añadir latencia en este tipo de caché, lo cual tiene sentido.
El problema es que estos datos abren una rama especulativa con varias variantes, pero antes, las novedades de la L3.
Una L3 tipo Ladder compartida
Es otro de los reclamos. No cambiará el tamaño de 32 MB al parecer, por lo que tendremos una L3 compartida, pero sí cambiará su estructura interna y modo de funcionar. Lo que se buscaría es bajar la latencia entre núcleos, haciendo que las interconexiones entre ellos sean más transparentes y totalmente accesibles en el ring.
Según se informa, la L3 Ladder será una especie de "escalera", donde se podrán acceder a una especie de subniveles dentro de ella asignados por el ring y suponemos que por los distintos tipos de núcleos. Y aquí viene la especulación de nuevo a tocar a la puerta. Esto puede ser debido a que AMD no va a incluir L4 como sí hará Intel, así que ha cambiado el tipo de L3 para su nueva iGPU, que será RDNA 3 de gama baja. Al principio del artículo hablábamos sobre el hecho de que podríamos estar viendo los datos de los llamados P-Core, pero, ¿y si AMD va a crear distintos CCD a los actuales?
Es decir, cada CCD podrá obtener CCX con núcleos P-Core y E-Core, donde lo filtrado revela la L3 común tipo Ladder y sus características, pero la L2 corresponde por tamaños a los distintos tipos de Cores. Los E-Core (que a saber cómo los llaman) tendrían 2 MB de L2, mientras que los P-Core tendrían 3 MB. Esto explicaría las disparidades de rendimiento y la sumatoria en Single Thread de +1%.
La otra opción especulatoria es que cada L2 sea destinada a un tipo de CCX en concreto según el número de núcleos que tengan, pudiendo combinar o balancear su número para hacer CCD más complejos.
Por último, podríamos estar hablando de que AMD tendrá dos variantes de procesadores para Zen 5. Unos híbridos para la gama alta, aumentando el número de Cores totales, y otra para la gama media y baja, con núcleos tradicionales como los actuales Zen 4, más barata de fabricar y con 2 MB de L2 por los 3 MB de L3, donde la sumatoria vista solo corresponde a pruebas de laboratorio.
De momento, como no hay confirmación mediante filtraciones de la arquitectura en su conjunto, solo podemos poner opciones encima de la mesa, pero el hecho de que se esté probando con sumatorias es muy interesante, más si cabe la caché L3 Ladder de Zen 5. ¿Cuál creéis que será la configuración y arquitectura de núcleos concreta?