Samsung se la pega con sus chips a 3 nm, ¿por qué nadie los quiere?

El caso de Samsung es muy curioso, porque actualmente tiene los chips más avanzados del mundo y dada la creciente demanda de los mismos era de esperar que todos los diseñadores corriesen a por su parte de cuota de fabricación. Pero la realidad es distinta y más que correr hacia ellos están huyendo en dirección contraria, pero al principio de lanzarse fue justo al contrario, entonces ¿qué está ocurriendo exactamente? Y ¿por qué tras el boom inicial ni AMD, ni NVIDIA ni Intel quieren saber nada? Hoy tenemos el principal motivo al descubierto, el rendimiento de los 3 nm de Samsung es muy malo.

Pues el motivo no es un problema como tal, es un "problemón" para Samsung, hasta el punto de que ha tenido que pedir ayuda porque no son capaces de solucionarlo por sí mismos, y esto evidencia que llegar primero no es sinónimo de éxito en estos momentos tan duros del mercado.

La tasa de rendimiento por oblea de Samsung en 3 nm con GAA es de solo el 20%

Tan duro como suena. La tasa de rendimiento de este nuevo proceso litográfico es de tan solo un 20%, lo cual es inaceptable a todas luces y menos para una compañía como Samsung. Esto quiere decir que del 100% de obleas que se graban con los escáneres solo el 20% es apta para su uso, y además, de ese 20% habrá que ver cuántos chips de alto rendimiento pueden ser válidos según las máscaras y patrones de diseño de los clientes.

Con este panorama tan desolador, aun llegando primero al mercado con este tipo de transistores, de poco le ha valido a Samsung, que encadena una vez más otro problema de rendimiento y retrasos consecutivo, y por ello no tiene la confianza de casi ningún fabricante en la actualidad más que unos pocos atrevidos.

No puede garantizar producción en alto volumen ni tampoco chips complejos y por lo tanto, el precio tampoco puede bajarse para sus clientes, un problema que está siendo tratado y observado desde EE.UU., ya que los coreanos han acudido a dos empresas americanas para que les ayuden.

Los tres tipos de carga al cortar los chips en una oblea

Uno de los problemas más comunes en cualquier oblea tiene que ver con las descargas electrostáticas o ESD. Esta se produce cuando se van a cortar los chips en una oblea con las llamadas sierras, o "Dicer", para ser más técnicos. Al intentar cortar los chips se generan tres tipos de cargas que pueden arruinar el grabado en una oblea:

• Carga friccional.
• Carga por aspersión.
• Carga por separación.

El problema de estos tres tipos de cargas es que se genera el efecto de electrificación por fricción del silicio, lo cual produce también un efecto desionizador, sobre todo en cargas por aspersión. Para ello, antiguamente en los procesos DUV se usaban tres soluciones para los tres tipos de cargas:

• Instalar un inyector de CO2 para reducir la fricción.
• Instalar un ionizador para la aspersión.
• Suprimir la velocidad radial de transferencia al brazo motor y así reducir la carga de capacitancia por separación, a costa por supuesto de un mayor tiempo de corte general.

Pero esto ya no es tan sencillo, puesto que la precisión y la miniaturización de los transistores necesita de más procesos previos para ajustar las tolerancias al fallo de una de estas tres técnicas. Para evitar estos problemas que no solo generan ESD, se necesita un software que detecte con antelación dónde se producen y sabiendo esto se corrijan para que una vez se proceda al corte no mueran muchos chips o se queden parcialmente inutilizables.

Silicon Frontline Technology a escena, ¿puede ayudar a Samsung?

Pues hay dos métodos que usa SFT para mejorar los problemas causados por ESD. El primero es un software conocido como ESRA que analiza en tiempo real la confiabilidad de la oblea para calcular y verificar el diseño de la misma, así como los chips. Este proceso se haría lógicamente antes de la llamada "prueba del silicio", lo que ayuda a que no se gaste ni material ni tiempo en identificar los problemas de cada oblea.

Esta técnica se llama Rmap y simula la estructura simplificada del chip en concreto, de sus capas, incluso de su resistencia eléctrica, marcando con ello los fallos y mejorando la resistencia al reducirla.

Dicho esto, los primeros resultados de aplicar estas técnicas han mejorado las ESD y Samsung ha indicado resultados satisfactorios en la producción de chips, aunque no ha comentado cuánta ha sido la mejora porcentual.

Igualmente, van a seguir trabajando para poder ofrecer a sus socios una tasa de rendimiento en 3 nm acorde a lo esperado por Samsung, mucho más elevada, por lo que Qualcomm, sabedor de todo esto con antelación, ya está de nuevo en conversaciones con Samsung para hacer un seguimiento de este problema y su solución. Parece que no será rápida, pero sí fructífera, esperemos que puedan competir rápidamente con TSMC N5 e Intel 4.