Rambus anuncia su subsistema de interfaz de memoria HBM3 @ 8,4 Gbps
Rambus ha anunciado hoy el subsistema de interfaz de memoria Rambus HBM3, que incluye una PHY y un controlador digital totalmente integrados. Esta solución, que admite velocidades de datos de hasta 8,4 Gbps, puede proporcionar más de un terabyte por segundo de ancho de banda, más del doble que los subsistemas de memoria HBM2E de gama alta actuales.
Según la compañía, los beneficios de la Rambus HBM3 pasan por alcanzar una velocidad de datos de hasta 8,4 Gbps para ofrecer un ancho de banda de 1.075 TB/s, se reduce la complejidad del diseño de ASIC y acelera el tiempo de comercialización, ofrece un rendimiento de ancho de banda completo en todos los escenarios de tráfico de datos, admite las funciones RAS de HBM3, incluye un monitor de actividad de rendimiento a nivel de hardware integrado o que permite obtener el máximo rendimiento en aplicaciones que incluyen sistemas de formación de IA/ML y de computación de alto rendimiento (HPC) de última generación.
"Los requisitos de ancho de banda de la memoria para el entrenamiento de IA/ML son insaciables, con modelos de entrenamiento de vanguardia que ahora superan los miles de millones de parámetros", dijo Soo Kyoum Kim, vicepresidente asociado de Semiconductores de Memoria en IDC. "El subsistema de memoria Rambus preparado para HBM3 sube el listón del rendimiento permitiendo aplicaciones de IA/ML y HPC de última generación".
"Con el rendimiento alcanzado por nuestro subsistema de memoria preparado para HBM3, los diseñadores pueden ofrecer el ancho de banda que necesitan los diseños más exigentes", afirma Matt Jones, director general de Interface IP en Rambus. "Nuestra solución de controlador digital y PHY totalmente integrado se basa en nuestra amplia base instalada de despliegues de clientes HBM2 y está respaldada por un conjunto completo de servicios de soporte para garantizar implementaciones correctas a la primera para los diseños de IA/ML de misión crítica."
