Los 3nm de TSMC son hasta un 15% más rápidos respecto a los 5nm

TSMC reveló nuevos detalles en torno a su próximo proceso de fabricación de vanguardia, los 3nm, que por ahora serían exclusivos de su principal cliente: Apple.

Según los últimos detalles revelados por la compañía, sus 3nm permiten ofrecer un aumento de velocidad del 10 al 15 por ciento consumiendo la misma energía que su proceso de fabricación de 5nm (v1.0).

Si el rendimiento no es una de las prioridades, pero sí la autonomía, a la misma velocidad el silicio con 3nm consumirá entre un 25 y 30 por ciento menos energía, todo ello aumentando la densidad lógica en un 70%, la densidad de la SDRAM en un 20% y la densidad analógica en un 10%.

TSMC 740x493 0

Por otro lado, un representante de la compañía, el Dr. Yuh Jier Mii, ha declarado que el proceso de fabricación de 3nm ha duplicado el número de "tape-outs" durante su primer año en comparación con los 5nm. El término "tape-out" hace referencia a los diseñadores de chips que finalizan sus diseños antes de enviarlos a la fábrica, que se encarga de perfeccionarlos o de pasar a la producción.

Aunque no vincula explícitamente el trabajo de TSMC en transistores de nanoescala con su proceso de 2nm, el Dr. Mii compartió detalles clave de los circuitos que podrían acabar representando el salto de fabricación más importante de su empresa en años. Destacó que los transistores a nanoescala han conseguido aplicar un control más estricto del voltaje umbral (Vt). En el diseño de semiconductores, Vt se refiere al voltaje mínimo necesario para que un circuito funcione, y hasta las más mínimas variaciones pueden introducir limitaciones de diseño y caídas de rendimiento.

Según el directivo, los transistores de nanoescala han conseguido "demostrar que los transistores de nanoescala tienen variaciones de Vt un 15% menores, como se muestra en azul, en comparación con la de un transistor FinFET, como se muestra en rojo".

FinFET vs Nanosheet

vía: Wccftech

Artículos relacionados