El proceso de fabricación de 3nm GAAFET de Samsung se retrasa a 2024

Parece que Samsung se descuelga de la carrera con TSMC, y es que se ha dado a conocer que el proceso de fabricación de la compañía de 3nm, que aprovecha los transistores FET Gate All Around (GAAFET), se ha retrasado hasta el año 2024.

2024 es la fecha más temprana en la que Samsung podrá producir en masa sus chips 3GAE, lo que significa que la empresa, junto con Intel, empezarán a quedarse muy por detrás de TSMC en cuanto a tecnología de fundición mientras que los chinos están pisando el acelerador. Para hacer tiempo hasta los 3nm, la compañía anunció su nueva litografía 4LPP.

Según la propia compañía, su proceso de fabricación de 3nm Gate All Around (GAAFET) reduce el tamaño total del silicio en un 35 por ciento respecto al proceso de fabricación de 5nm FinFET. Además de ser más pequeño, promete una disminución del consumo energético entorno a un 50 por ciento, mientras que el rendimiento aumenta en un 33 por ciento.

Por ahora, TSMC tiene como objetivo iniciar la producción en masa de su proceso de fabricación de 2nm en el 2024,  lo que aprovecha el patrón múltiple EUV, el uso extensivo de cobalto en los contactos e interconexiones, canales dopados con germanio y otras innovaciones internas.

Con el desarrollo de la tecnología de fundición de Intel ralentizándose en procesos de fabricación inferiores a los 10nm, Samsung es la única alternativa viable a TSMC para la fabricación de chips lógicos de vanguardia.

vía: Semianalysis