SK Hynix ya piensa en el futuro: Memoria 3D NAND de 600 capas y DRAM basada en EUV

Seok-Hee Lee, el director general de SK Hynix, pronunció un discurso de apertura en el IEEE International Reliability Physics Symposium (IRPS) y compartió con los expertos una parte de sus planes para el futuro de los productos de la compañía.

Entre los productos de mayor interés está en que producirá en el futuro chips de memoria 3D NAND Flash de 600 capas / pisos, aunque claro, será un futuro muy lejano, y es que por ahora la compañía ha alcanzado un máximo de 176 capas para generar una capacidad de 512 Gb. Tal nivel de densidad en el futuro tiene como propósito terminar de jubilar a los discos duros mecánicos, los cuales ahora son los reyes en términos de equilibrio de capacidad y precio.

En lo que respecta a la memoria DRAM, la compañía dará un paso hacia delante usando la litografía ultravioleta extrema (EUV). Con esto puede resolver la limitación de la creación de patrones en procesos que no son EUV. Para implantar con éxito la tecnología EUV, SK Hynix está desarrollando nuevos materiales y fotorresistencias para un patrón EUV estable y la gestión de los defectos. Además, la empresa está estudiando la posibilidad de innovar la estructura de la célula manteniendo su capacitancia mediante el uso de dieléctricos más finos fabricados con materiales de alta constante dieléctrica para dar el salto a litografías inferiores a los 10nm.

Además de hacer que la DRAM sea más rápida y aumentar su capacidad, SK Hynix quiere hacer converger la memoria y el procesamiento. En la actualidad, los procesadores de vanguardia para superordenadores utilizan memoria de Gran Ancho de Banda (High-Bandwidth Memory - HBM) que se conecta a ellos mediante un intercalador. SK Hynix llama a este concepto PNM (Processing Near Memory). SK Hynix afirma que el siguiente paso es el PIM (Processing In Memory), en el que el procesador y la memoria están en el mismo empaquetado, mientras que, en última instancia, la empresa busca el CIM (Computing in Memory), en el que la CPU y la memoria se integran en una sola matriz.