Intel anuncia el cierre de un acuerdo con DARPA para fabricar sus chips en suelo estadounidense
La semana pasada dábamos a conocer que Intel colaborará con
Microsoft en la creación de un cifrado homomórfico para
DARPA, y hoy Intel anunció todos los detalles en torno
a esta colaboración con la Agencia de Proyectos de Investigación
Avanzada de Defensa de los Estados Unidos, la cual tendrá
una duración de al menos 3 años, donde la compañía
proveerá a DARPA de sus arquitecturas ASIC más
avanzadas a un proceso de fabricación de
10nm con una producción en suelo
estadounidense.
Intel y la Agencia de Proyectos de Investigación Avanzada de Defensa (DARPA) de EE.UU. han anunciado hoy una asociación de tres años para avanzar en el desarrollo de plataformas de circuitos integrados estructurados para aplicaciones específicas (ASIC) de fabricación nacional. La asociación Structured Array Hardware for Automatically Realized Applications (SAHARA) permite el diseño de chips personalizados que incluyen tecnologías de contramedidas de seguridad de última generación. Una fuente nacional fiable y segura de semiconductores de vanguardia sigue siendo fundamental para Estados Unidos.
"Estamos combinando nuestra tecnología ASIC estructurada Intel eASIC más avanzada con chips de interfaz de datos de última generación y protección de seguridad mejorada, y todo ello se fabrica en Estados Unidos de principio a fin. Esto permitirá a los desarrolladores de sistemas electrónicos comerciales y de defensa desarrollar e implementar rápidamente chips personalizados basados en el avanzado proceso de semiconductores de 10nm de Intel", dijo José Roberto Álvarez, director senior de la Oficina del CTO, Grupo de Soluciones Programables de Intel
Por qué es importante: Como único fabricante de semiconductores avanzados con sede en Estados Unidos, Intel promueve la seguridad de la cadena de suministro utilizando instalaciones dentro de Estados Unidos para fabricar, ensamblar y probar los chips personalizados para la asociación SAHARA.
"Los ASIC estructurados tienen ventajas sobre los FPGA que se utilizan ampliamente en muchas aplicaciones del Departamento de Defensa. Al asociarse con Intel en el programa SAHARA, DARPA pretende transformar las capacidades actuales y futuras en implementaciones de ASIC estructurados con un rendimiento significativamente mayor y un menor consumo de energía", dijo Serge Leef, director de programa en la Oficina de Tecnología de Microsistemas de DARPA.
"SAHARA pretende acortar drásticamente el proceso de diseño de ASIC mediante la automatización, al tiempo que añade características de seguridad únicas para apoyar la fabricación del silicio resultante en entornos de confianza cero". Además, Intel establecerá capacidades de fabricación nacionales para los ASIC estructurados en su proceso de 10nm."
Cómo funciona: En colaboración con la Universidad de Florida, Texas A&M y la Universidad de Maryland, Intel desarrollará tecnologías de contramedidas de seguridad que mejoren la protección de los datos y la propiedad intelectual frente a la ingeniería inversa y la falsificación. Los equipos universitarios utilizarán una verificación rigurosa, una validación y nuevas estrategias de ataque para probar la seguridad de estos chips. Las tecnologías de contramedidas de seguridad se integrarán en el flujo de diseño de los ASIC estructurados de Intel.
Intel utilizará su tecnología de ASIC estructurado para desarrollar plataformas que aceleren significativamente el tiempo de desarrollo y reduzcan el coste de ingeniería en comparación con los ASIC tradicionales. Intel fabricará estos chips utilizando su proceso de fabricación de 10nm con la avanzada tecnología de interconexión de bus de interfaz troquel a troquel y de empaquetado de puente de interconexión multitroquel para integrar múltiples troqueles heterogéneos en un solo paquete.
Acerca de los Intel eASIC: Los dispositivos Intel eASIC son ASIC estructurados, una tecnología intermedia entre las matrices de puertas programables por campo (FPGA) y los ASIC de celdas estándar. Estos dispositivos ofrecen un costo unitario más bajo y funcionan con menos energía en comparación con los FPGA, y ofrecen un tiempo de comercialización más rápido y un costo de ingeniería no recurrente más bajo en comparación con los ASIC de celdas estándar.
