AMD patenta un diseño de CPU x86 que da el salto a la computación híbrida (big.LITTLE)
ARM está obligando a Intel y a AMD a realizar cambios drásticos en su arquitectura, y ambas compañías realizará el mismo movimiento, imitar el diseño big.LITTLE (dar el salto a la computación híbrida) de los procesadores de ARM, o dicho de una forma mucho más simple y rápida de entender: combinar en un mismo silicio núcleos de alto rendimiento con núcleos de bajo consumo energético.
En el caso de Intel ya es oficial, y este diseño de silicio llegará con las CPUs Alder Lake bajo el nombre de Intel Hybrid Technology, y en el caso de AMD se confirma tras conocerse que la compañía presentó una patente para una técnica "que acelera la transferencia de hilos entre los núcleos de alto rendimiento y los núcleos más pequeños de bajo rendimiento en una arquitectura de computación híbrida muy pequeña".
Como con todas las solicitudes de patentes, esto no asegura que AMD traiga un dispositivo de computación híbrida al mercado, pero ciertamente muestra que la compañía está ocupada investigando arquitecturas híbridas y parece que será el próximo camino de la arquitectura x86. Viendo como Intel ya ha apostado todo por este diseño, AMD está obligada a diseñar algo que contrarreste este movimiento.
La patente describe una nueva implementación de un subconjunto de instrucciones para el funcionamiento de los núcleos de baja potencia junto a otro subconjunto de instrucciones para ejecutarse en los núcleos de mayor tamaño para un mayor rendimiento. En la práctica, los núcleos grandes ejecutarían cargas de trabajo pesadas y sensibles al rendimiento, mientras que los núcleos más pequeños ejecutarían tareas ligeras (navegación web, Netflix, etc). Cuando un núcleo no está ocupado, podría apagarse, mejorando así aún más el consumo de energía. En un sobremesa no tiene mucho sentido, pero en un equipo portátil es un gran avance.
El método descrito en la patente de AMD parece permitir al procesador clasificar de forma independiente qué tipo de hilo debe ejecutarse en cada clúster en función de las instrucciones que soportan los núcleos que contiene. Los hilos también podrían desplazarse entre los núcleos en función de la utilización. Por ejemplo, si el núcleo grande está infrautilizado, el procesador cambiaría el hilo al núcleo pequeño (siempre que soporte las instrucciones). Si el núcleo pequeño se utiliza en exceso, el hilo se desplazaría hacia el núcleo más grande (el cual tendría acceso a un mayor número de instrucciones).
La patente también explica un ejemplo en el que los grupos de núcleos podrían ser CPU, GPU o DSP, lo que significa que hay un vertiginoso abanico de posibles combinaciones. Si bien Intel emplea un diseño de empaquetamiento 3D Forevos con los Alder Lake, en el caso de AMD, sería en forma de un gran die o empleando su popular diseño MCM estrenado con los Ryzen y que emplearía en los gráficos RDNA4, pudiendo así combinar varios die en un mismo silicio. Por otro lado, se indica que la patente esta en fase de ajuste, por lo que pueden existir cambios.
vía: @Undeforx3
