Samsung consigue alcanzar los 3nm GAAFET en forma de prototipo
Mientras que los 7nm son ya el pan de cada día, y durante la segunda mitad de 2020 será normal encontrarnos con silicios a 5nm desarrollados por TSMC para Apple, HiSilicon o MediaTek, Samsung se encuentra queriendo ir un paso por delante, y es que si bien la compañía aún no ha anunciado su proceso de fabricación de 5nm, lo que si hizo esta semana fue revelar al periódico coreano Maeil Economy que ya habían conseguido desarrollar los primeros silicios a un proceso de fabricación de 3nm GAAFET, aunque en fase de prototipo.
Según la propia compañía, su proceso de fabricación de 3nm Gate All Around (GAAFET) reduce el tamaño total del silicio en un 35 por ciento respecto al proceso de fabricación de 5nm FinFET. Además de ser más pequeño, promete una disminución del consumo energético entorno a un 50 por ciento, mientras que el rendimiento aumenta en un 33 por ciento.
Por otro lado, Samsung se encontraría trabajando a todo gas para alcanzar la producción en masa de sus 3nm GAAFET durante el próximo año, un plan bastante ambicioso cuando aún no ha lanzado los 5nm y aún tendrán que amortizar la inversión, pero parece que poco le importa, ya que la compañía indicó al periódico que tienen como misión ser el mayor fabricante de semiconductores para el 2030, pero TSMC le complicará bastante la tarea.
El diseño del GAAFET, a diferencia del FinFET, está construido con cuatro puertas, una a cada lado del canal (vs 3 del diseño FinFET), lo que garantiza una reducción de las fugas de energía y, por lo tanto, un mejor control sobre el canal, un paso fundamental cuando se reduce el proceso de fabricación. Este cambio a un diseño de transistor más eficiente junto con la reducción del tamaño del nodo es lo que permite el tremendo salto en el rendimiento por vatio respecto a los 5nm FinFET.
vía: Tom's Hardware
